文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.190647
中文引用格式： 王琳瑋，邵星靈，楊衛(wèi)，等. 一種彈載數(shù)據(jù)采集存儲模塊設計[J].電子技術應用，2019，45(11)：59-62，67.
英文引用格式： Wang Linwei，Shao Xingling，Yang Wei，et al. Design of a missile data acquisition and storage module[J]. Application of Electronic Technique，2019，45(11)：59-62，67.
0 引言
隨著航天技術的不斷發(fā)展，對彈載數(shù)據(jù)的傳輸速率和存儲的可靠性、準確性的實現(xiàn)提出了更高的要求[1-2]。為了解決在惡劣航天條件下彈上傳感器數(shù)據(jù)存儲高速高可靠性的難題，本文設計的存儲模塊主要實現(xiàn)對傳感器模擬信號的采集、處理，并以FPAG作為系統(tǒng)的控制中心，通過鋰電池供電，使得設備能夠獨立工作。傳感器模擬信號的采集采用AD7091R，通過FPGA存儲至Flash中。其中Flash采用斷電續(xù)存技術，使得傳感器即使突然斷電依舊能夠保障數(shù)據(jù)的完整；同時USB負責將存儲的數(shù)據(jù)上傳至上位機，實現(xiàn)對數(shù)據(jù)的分析和處理[3]。設備設計遵循小型化、標準化，并且能夠承受外界較大的沖擊載荷，同時實現(xiàn)數(shù)據(jù)高速存儲[4-7]。
1 總體方案設計
傳感器的數(shù)據(jù)即使在各類突發(fā)情況下(如斷電)必須準確無誤地存儲到設備中。綜合考慮各種因素，將設備做成圓柱體形狀，底面圓半徑為50 mm，高為60 mm，內(nèi)部電路板必須小于外形尺寸。
總體設計原理圖如圖1所示?？紤]到系統(tǒng)要經(jīng)歷巨大的沖擊作用以加速到預期的飛行速度，有時該沖擊過程的幅度峰值可達20 000 g以上(g為重力加速度)，作用時間在數(shù)十毫秒以內(nèi)，結(jié)合彈內(nèi)空間對系統(tǒng)外形的要求，芯片選擇應盡可能小型化且具備較好的抗干擾性，其中FPGA采用Xilinx公司生產(chǎn)的XC3S1400AN芯片，并選用尺寸較小的BGA封裝，用于傳感器模擬信號采集的AD7091R采用MSOP-10小型封裝，升壓芯片考慮到鋰電池的供電以及封裝等問題采用TPS63002[8]。由于FPGA供電需求為1.2 V和3.3 V，而且整個設備所用芯片的供電電壓也是以3.3 V居多，采用TPS70345電源轉(zhuǎn)換芯片為系統(tǒng)供電。調(diào)理電路主要實現(xiàn)信號的跟隨、分壓、再跟隨，采用封裝較小的AD823。考慮到整個系統(tǒng)每次上電后設備運行采集信號時長為2 h，而AD7901R每200 μs采集一次數(shù)據(jù)，2 h的數(shù)據(jù)量為411.987 MB，為滿足系統(tǒng)的存儲需求，F(xiàn)lash選用三星公司具有4 GB存儲空間的NAND型Flash——K9WBG08U1M芯片[9]。
2 硬件電路設計
2.1 供電電路設計
彈載存儲測試系統(tǒng)工作在狹窄空間、高溫、高壓、高沖擊等惡劣條件下，為保證設備在惡劣條件下供電系統(tǒng)仍具備較高的可靠性能，系統(tǒng)的供電部分由鋰電池和USB供電組成；雙模式供電可以提高設備的可靠性，在數(shù)據(jù)傳輸?shù)倪^程中不會因為鋰電池出現(xiàn)問題而影響數(shù)據(jù)的準確性[10]。
利用隔離電路，當L5V(USB5V)供電時，二極管就相當于斷開，同時也能防止后續(xù)電壓倒灌。電壓通過二極管之后電壓會低于5 V，不能正常為電路板供電，因此再通過升壓芯片將電壓升到5 V。隨后5 V通過TPS70345轉(zhuǎn)換成3.3 V和1.2 V，為FPGA和其他電路提供電源。
2.2 USB接口電路設計
USB不僅作為數(shù)據(jù)上傳上位機的關鍵接口，同時也是為電路板供電的重要電源?？紤]到數(shù)據(jù)量和實際要求，芯片選用FT232H[11-13]，該串口的傳輸速度可以達到480 Mb/s，USB具體電路圖如圖2所示。采用USB接口上傳數(shù)據(jù)節(jié)省了電纜，并且更加便利，使整個設備的通用性增強。USB供電同時也節(jié)約了資源，其中，C40和C41為USB5V過濾其他電壓，使電路板的供電更加穩(wěn)定。
2.3 A/D采集調(diào)理電路設計
A/D轉(zhuǎn)換芯片直接關系到系統(tǒng)的采樣精度，其作用是將系統(tǒng)采集到的模擬信號轉(zhuǎn)換為數(shù)字量。A/D轉(zhuǎn)換芯片使用1 Mb/s、超低功耗、12 bit采樣率的AD7091R，采集和轉(zhuǎn)換過程主要利用CONVST控制，完成轉(zhuǎn)換需要650 ns。使用外部基準電壓源時，AD7091R從省電模式上電需要100 μs，A/D轉(zhuǎn)換整個過程需要250 μs[14]。傳感器模擬信號進入A/D轉(zhuǎn)換之前，由于電壓高于A/D轉(zhuǎn)換芯片的工作電壓，需要調(diào)理之后才能進入轉(zhuǎn)換。模擬信號的調(diào)理應用AD823實現(xiàn)電壓的跟隨、分壓、再跟隨，使得信號更加準確。調(diào)理電路圖如圖3所示。
3 控制邏輯設計
3.1 斷電續(xù)存控制
彈載系統(tǒng)工作時，因其內(nèi)部結(jié)構(gòu)復雜以及外界環(huán)境等不確定因素的存在偶爾會發(fā)生瞬時斷電，這一情況會導致已存儲的數(shù)據(jù)在斷電恢復后被覆蓋記錄。
針對數(shù)據(jù)被覆蓋記錄的問題提出斷電續(xù)存技術，該技術根據(jù)儲芯片所有位的初始數(shù)據(jù)為1，且擦除芯片內(nèi)部數(shù)據(jù)后每位同樣為1，但所存儲的數(shù)據(jù)不可能均為1這一情況，記錄數(shù)據(jù)時通過查找FF操作塊完成查找斷電地址。
數(shù)據(jù)記錄過程為：(1)檢查無效塊；(2)擦除有效塊；(3)在相應有效塊中記錄數(shù)據(jù)，塊地址加1進入下一個循環(huán)。如果斷電時正在進行這3步中的任何一步，那么該block塊或下一塊中的數(shù)據(jù)必定存在一段FF塊，如果遇到突發(fā)情況設備突然斷電，檢查完成后再次上電，設備可以通過查找FF操作塊從上次采集數(shù)據(jù)結(jié)束的地方再次進行數(shù)據(jù)的存儲，從而避免數(shù)據(jù)覆蓋記錄，提高設備的可靠性，以適應更加復雜的環(huán)境。同時存儲的過程中采用交錯雙頁面編程的操作方式[15]提高存儲速度，使得存儲速度可以匹配A/D采集的速率。
檢測FF塊流程圖如圖4所示。根據(jù)Flash制備的特質(zhì)，通過尋找FF塊并以其為起始存儲地址繼續(xù)存儲數(shù)據(jù)實現(xiàn)斷電續(xù)存的功能，確保傳感器數(shù)據(jù)記錄的完整性。
3.2 交錯雙頁面編程
因為同一時間Flash只有一個設備工作，所以每加載一次數(shù)據(jù)就必須要等待一個完整的TPROG[16]，其極限寫入速度4 kB/(25 ns×4 096+200 μs)=12.96 MB/s。
交錯雙頁面編程是以相當于流水的方式對各個plane進行操作，相較于使用雙頁面編程和雙平面編程方式較大幅度地提高數(shù)據(jù)的存儲速度；其通過先寫入chip1的plane0的block0的第0頁，緊接著再寫入chip1的plane1的block1的第0頁的方式寫入，當再次回到chip1的plane0時，用時為25 ns×4 096×7=716.8 μs；因為716.8 μs已經(jīng)大于TPROG理論最大值700 μs，所以其不會影響到再一次操作chip1的plane0的block0。這種方式避免了編程時間TPROG對存儲速度的影響，理論上可以達到40 MB/s的寫入速度，足以滿足A/D采集的速度。交錯雙頁面編程操作Flash流程圖如圖5所示。
3.3 A/D控制邏輯
設備上電由FPGA控制，F(xiàn)PGA根據(jù)傳感器的工作情況進行供電。設備上電之后，首先啟動AD7091R進行A/D轉(zhuǎn)換。其中
從高電平變成低電平，正式開始啟動A/D轉(zhuǎn)換。數(shù)據(jù)在SCLK和
的控制下輸出器件[17]。DB11在
下降沿輸出，而DB10到DB0是根據(jù)SCLK的下降沿輸出數(shù)據(jù)，在完成最后一個數(shù)據(jù)輸出之后，SDO返回高阻態(tài)。全部數(shù)據(jù)輸出之后，SCLK為空閑低電平，確保數(shù)據(jù)準確性，整個過程需要650 ns。具體邏輯如圖6所示。如果在進行轉(zhuǎn)換時，再將
拉低，重復上述周期。
4 測試結(jié)果與分析
依據(jù)數(shù)據(jù)采集存儲模塊要測試的各項技術指標，搭建了高速數(shù)據(jù)采集存儲模塊的測試平臺來進行單機測試，整個平臺由地面測試臺、讀數(shù)裝置、上位機軟件、測試電纜網(wǎng)以及待測的數(shù)據(jù)采集存儲模塊組成。
設備上電后，開始采集傳感器信號，一段時間之后再斷電。斷電2 min之后再上電，分析采集回的數(shù)據(jù)，通過判斷幀尾“EB90”和幀計數(shù)，可以確定數(shù)據(jù)準確無誤，數(shù)據(jù)如圖7所示。該模塊成功解決了存儲模塊因斷電或切換電源后重新記錄的數(shù)據(jù)會覆蓋原有數(shù)據(jù)的問題，同時該模塊的存儲速度達到30.72 MB/s，實現(xiàn)了數(shù)據(jù)的快速存儲和實時存儲。
5 結(jié)論
本文提出了一種基于雙模式供電、斷電續(xù)存和交錯雙頁面編程技術的數(shù)據(jù)采集存儲模塊，該模塊實現(xiàn)了預期功能，成功解決了因設備斷電而導致的設備采集數(shù)據(jù)不準確的問題，并且設備同時具備實時存儲數(shù)據(jù)、存儲速度快的優(yōu)點。模塊的整體尺寸較小，集成化較高，具有極好的環(huán)境適應性，能長時間工作在惡劣環(huán)境下。該模塊為部分需要搭載大量傳感器且需要長時間采集、快速存儲大量數(shù)據(jù)的彈載設備提供了可能。
參考文獻
[1] 李君豪，畢麗霞，王永利.多通道高速數(shù)據(jù)安全傳輸系統(tǒng)的設計與實現(xiàn)[J].電子技術應用，2018，44(9)：125-128.
[2] 王培人.數(shù)據(jù)采集器的FLASH存儲技術與實現(xiàn)[D].哈爾濱：哈爾濱工程大學，2016.
[3] 菅少坤.一種具有斷電續(xù)存功能固態(tài)存儲系統(tǒng)的設計[D].太原：中北大學，2015.
[4] 郭鵬翔，祖靜，尤文斌.基于FPGA與NAND閃存的固態(tài)存儲系統(tǒng)設計[J].電子測試，2011(12)：54-57.
[5] 周浩，王浩全，任時磊.基于FPGA和NAND Flash的便攜式信號采集系統(tǒng)設計[J].電子技術應用，2018，44(9)：82-86.
[6] 方彧，王杰.基于USB的高速多相機圖像采集系統(tǒng)[J].信息與電腦(理論版)，2017(10)：98-99.
[7] 李勇.基于LVDS接口的高速圖像數(shù)據(jù)記錄器的設計與實現(xiàn)[D].太原：中北大學，2013.
[8] 孟令軍，周之麗，文波，等.基于USB3.0的LVDS高速圖像記錄系統(tǒng)的設計[J].電子器件，2015，38(4)：812-816.
[9] 任鑫，李泓錦.基于TMS320F2812的數(shù)據(jù)采集系統(tǒng)的設計[J].北華航天工業(yè)學院學報，2017，27(1)：21-22.
[10] 孫麗，鄭恩讓.雙模式逆變器獨立供電穩(wěn)定性能控制策略研究[J].計算機仿真，2017，34(8)：128-132，381.
[11] TOM W.Power gadgets from USB sources with this simple switching boost supply[J].QST，2018，102(9)：36-39.
[12] 鄭永秋.某飛行器遙測數(shù)據(jù)記錄器的優(yōu)化設計[D].太原：中北大學，2012.
[13] 吳昊.高速大容量固態(tài)存儲系統(tǒng)設計[D].西安：西安電子科技大學，2010.
[14] 王勝利，吳云峰，張晨雨，等.用于鋰電池模擬的高速電源設計[J].電子技術應用，2017，43(12)：125-129.
[15] 孫濤，龔國慶，陳勇.鋰電池參數(shù)辨識模型的設計與研究[J].電子技術應用，2019，45(3)：127-130.
[16] ADELA C.Optimality conditions for weakly ε-efficient solutions of vector optimization problems with applications[J].Numerical Functional Analysis and Optimization，2019，40(6)：726-741.
[17] 劉瑞.基于FLASH的高速圖像采集存儲系統(tǒng)[D].北京：中國科學技術大學，2009.
作者信息:
王琳瑋1，邵星靈1，楊 衛(wèi)1，荊 誠2
(1.中北大學 電子測試技術國家重點實驗室，山西 太原030051；2.北京宇航系統(tǒng)工程研究所，北京100076)