0 引言

    在音頻功率放大領域，由于D類音頻功率放大器是基于脈沖寬度調制技術的開關放大器^[1-4]，用作放大的功率管幾乎總是處于或者完全導通或者完全截止的狀態(tài)，因此其功率損耗比傳統(tǒng)的線性放大器小得多，這使得其效率非常高，符合便攜式設備高效節(jié)能的客觀需求，因而在音頻模擬集成領域得到越來越廣泛的應用。但是由于D類功放本身的結構特點，為了防止上側功率管和下側功率管同時導通，即擊穿問題的產生，需要在它們的柵極驅動信號之前插入死區(qū)時間間隔。所謂的死區(qū)時間就是功率管每次轉換狀態(tài)的過程中，先將上下兩個功率管同時關斷，再開啟其中一個功率管。兩個功率管同時關斷的這段時間就是死區(qū)時間。死區(qū)時間是D類功放非線性失真的主要來源，造成其失真度通常大于傳統(tǒng)的線性放大器。提高開關頻率是減小開關功率放大器失真的有效辦法。但隨著開關頻率的提高，開關損耗又大大增加，其效率嚴重下降，在很大程度上又限制開關功率放大器工作頻率的進一步提高以及應用領域的擴大。采用二階或高階閉環(huán)系統(tǒng)^[5]，引入雙反饋和前饋結構，也可以大大降低總諧波失真，但是其系統(tǒng)設計較復雜，穩(wěn)定性問題會使得芯片面積大大增加，影響成本。因此，如何能夠在有限的成本下同時滿足高效率、低失真成為D類開關功率放大器的重點。本文提出了一種新型的簡單易實現(xiàn)的死區(qū)時間控制系統(tǒng)以及輔助功率管柵級電壓檢測反饋電路，大大減小了系統(tǒng)的死區(qū)時間，并確保防止功率管同時導通，實現(xiàn)了系統(tǒng)效率與失真度的最優(yōu)設計。電路設計簡單，避免了二階閉環(huán)結構設計的復雜性與穩(wěn)定性問題，大大節(jié)省了芯片面積，將D類功放的非線性失真降低到可與線性放大器媲美的程度。

1 電路原理

    無濾波級D類音頻功放電路采用全差分結構^[6-7]，整體電路采用雙邊“三態(tài)”PWM調制方案^[8]實現(xiàn)，抑制了系統(tǒng)的靜態(tài)功耗，避免了輸出級的LC低通濾波器，是一種適用于便攜設備的低成本、小尺寸的優(yōu)秀音頻解決方案。無濾波級D類音頻功放系統(tǒng)如圖1所示，主要由前置運算放大器、積分電路、死區(qū)時間控制電路、輸出級驅動電路以及輸出級電路構成，采用全橋差分輸出。圖1結構中的無濾波級D類音頻功放的失真主要由以下原因造成：(1)從調制器到開關級由于分辨率限制和時間抖動而導致的PWM信號中的非線性；(2)加在柵極驅動上的時間誤差，如死區(qū)時間、開關關斷時間，上升下降時間；(3)開關器件上的不必要特征，比如限定電阻、限定開關速度或體二極管特征；(4)雜散參數(shù)導致過度邊緣的震蕩；(5)由于限定的輸出電阻和通過直流母線的能量的反作用而引起的電源電壓波動。一般來說，在柵極信號中的開關時間誤差是導致非線性的主要原因，特別是死區(qū)時間嚴重影響了D類音頻功放的線性度。幾十納秒少量的死區(qū)時間很容易就產生1%以上的總諧波失真。

    目前系統(tǒng)中常用的死區(qū)時間控制電路結構^[9-10]如圖2所示。在高端和低端開關控制信號之間插入固定的延遲時間來作為死區(qū)時間。由于需要考慮系統(tǒng)的EMI^[11-12]表現(xiàn)，需要盡量減小電流瞬間變化的能量的反作用引起的電源線和地線的波動。那么輸出級開關的關斷、開啟時間需要有嚴格的控制，不能過快。這就要求輸出級開關的柵極電壓上升下降時間緩慢，幾十個納秒甚至上百個納秒的上升下降時間是非常常見的。具體的柵極電壓上升下降時間的設置與系統(tǒng)總的輸出功率要求以及應用的場合相關。因此，在圖2的結構中所需要插入的延遲時間需要大于等于輸出級開關柵極電壓的上升下降時間。圖2結構中各端點的信號關系如圖3所示。假設輸出級高端和低端開關的柵極電壓上升下降時間均為40 ns，則需要插入的延遲時間至少為40 ns。當?shù)投碎_關完全關斷時，高端開關開始開啟；反之當高端開關完全關斷時，低端開關開始開啟。這樣確保防止上端和下端開關同時導通而引起擊穿問題，同時由于控制了柵極電壓的上升下降時間也有效控制了環(huán)路寄生效應引起的的瞬態(tài)自激振蕩效應，保證了系統(tǒng)的EMI表現(xiàn)。但是由于上升下降時間的控制，所需要加入的死區(qū)時間高達幾十納秒，幾十納秒的死區(qū)時間很容易就產生1%以上的總諧波失真(THD)，大大超過了線性功率放大器。本文提出了一種結構簡單的新型死區(qū)時間控制系統(tǒng)，通過引入上下端開關功率管柵級電壓的檢測結果，并反饋至柵極電壓驅動電路中，進行柵極電壓的分段控制驅動，有效地將死區(qū)時間縮短至幾乎為零，大大改善了功放的總諧波失真(THD)，并且通過上下端柵極電壓的分段控制驅動，在改善總諧波失真的同時依然保證了系統(tǒng)良好的EMI表現(xiàn)及高轉換效率。

2 電路實現(xiàn)

    本文提出的新型死區(qū)時間控制系統(tǒng)的結構原理圖如圖4所示。該系統(tǒng)包含高、低端功率管的柵極電壓檢測電路，其檢測結果被反饋至高、低端的柵極驅動電路中，通過簡單的邏輯控制驅動級的開啟狀態(tài)，實現(xiàn)柵極電壓的分段控制，實現(xiàn)死區(qū)時間的精確控制，將死區(qū)時間降至幾乎為零。在系統(tǒng)轉換效率、EMI表現(xiàn)以及線性度各項性能中實現(xiàn)最優(yōu)的折中設計。其中柵極分段驅動電路的具體實現(xiàn)如圖5所示。柵極電壓的波形圖如圖6所示。

    以高端功率管關斷，低端功率管開啟的邊沿為例，進行系統(tǒng)工作過程的說明。如圖5所示，當PWM_P為L時，則低端功率管開啟，高端功率管關斷，此時無需考慮低端柵極電壓檢測電路的反饋信號，會立即開啟高端柵極弱上拉驅動管MP0。并且高端柵極電壓檢測電路檢測發(fā)現(xiàn)此時高端的柵極過驅動電壓遠大于1/2V_CC，可以開啟強上拉驅動管MP1，使得高端的柵極電壓在小于1/2V_CC這段內可以快速地被上拉至約1/2V_CC；而由于高端的柵極電壓在由1/2V_CC至V_CC-V_{th_P}這段電壓范圍會經歷功率管由強導通至關斷的過程，環(huán)路電流的變化大，如果柵極電壓的變化速度過快，那么環(huán)路寄生效應引起的瞬態(tài)自激振蕩效應會很強，會造成電源擾動，影響系統(tǒng)EMI表現(xiàn)。因此在這段時間需要關掉高端強上拉驅動管MP1，僅由弱上拉驅動管MP0來上拉，形成一段緩慢的柵極關斷區(qū)，以確保電路的EMI特性。當高端的柵極電壓在達到V_CC-V_{th_P}之后，其過驅動電壓小于開啟閾值電壓(V_{th_P})，高端功率管進入徹底關斷階段，這一段時間可以打開強上拉驅動管MP1，使其快速從V_CC-V_{th_P}上拉到V_CC。與此同時，低端功率管的柵極驅動電路此時接收到高端柵極電壓檢測電路的反饋信號，直到此時高端的柵極電壓V_GP>V_CC-V_{th_P}，要進入完全關斷階段，則低端的柵極電壓可以開始啟動了。如圖5所示其弱驅動管MP2開啟，并且低端柵極電壓檢測電路發(fā)現(xiàn)低端的柵極電壓此時小于其開啟閾值電壓，因此此段同時開啟強驅動管MP3，將低端功率管的柵極電壓快速上拉至開啟閾值電壓附近。接下來，低端的柵極電壓將進入從關斷到開啟的階段，同樣此階段電流會有大的變化，應當關斷強驅動管MP3，僅留下弱驅動管，使低端的柵極電壓緩慢上升至1/2V_CC。當?shù)投说墓β使艿臇艠O電壓達到1/2V_CC時，低端功率管已經處于強導通的狀態(tài)。因此，在后半段由1/2V_CC繼續(xù)上升到V_CC的階段可以打開強驅動管MP3，將低端功率管的柵極電壓由1/2V_CC迅速上拉至V_CC，完成開啟。這樣高、低端功率管的柵極電壓在關斷、開啟時分別形成了三段式控制波形，如圖6所示。對高端功率管而言在并不影響系統(tǒng)EMI特性的0~1/2V_CC階段以及(V_CC-V_{th_P})~V_CC完全關斷階段使用快速上拉關斷，而在1/2V_CC至V_CC-V_{th_P}階段保持慢速上拉。對低端功率管而言在0~V_{th_N}未開啟階段以及1/2V_CC~V_CC的強開啟階段使用快速開啟，而V_{th_N}~1/2V_CC由關斷至強開啟的階段僅由弱驅動管開啟，保持此段的慢速開啟。同理，如圖6所示，當PWM_P為H，即低端功率管關斷，高端功率管開啟時，電路的工作原理類似，同樣引入低端柵極電壓的開啟閾值檢測反饋至高端柵極驅動電路，形成高、低端開啟和關斷的三段式電壓控制。這樣的分段式管理，確保了系統(tǒng)的EMI特性，控制了由電流變化引起激蕩效應對電源的擾動；并且將整個柵極電壓的關斷時間及開啟時間進行合理的加速，減小了柵極上關斷及開啟時間對系統(tǒng)轉換效率的影響。并且將需要關斷端的柵極電壓的閾值檢測結果反饋給需要開啟端的驅動電路，確保一端的功率管關斷，才開始開啟另一端的功率管，保證不會造成高低端間的直通，造成功率管損壞。同時由于一檢測到需要關斷端功率管的過驅動電壓小于其開啟閾值電壓就開始開啟另一端的功率管，并且此時另一端的功率管是迅速上拉至開啟閾值電壓附近的，因此從一端功率管關斷轉換到另一端功率管開啟的狀態(tài)，其轉換死區(qū)時間幾乎為零，大大降低了死區(qū)時間造成的非線性失真。

3 測試結果及分析

    集成了這種新型死區(qū)時間控制系統(tǒng)的2.1 W單聲道無濾波級全差分D類音頻功放，采用0.35 μm CMOS工藝實現(xiàn)。圖7為該芯片的照片。

    用音頻分析測試儀(Audio Precision)對封裝好的樣品進行測試，圖8給出了當電源電壓為3.6 V以及4.2 V時，8 Ω喇叭負載，增益設置設置為0 dB，輸入1 kHz頻率信號時，該無濾波級D類音頻功放的總諧波失真與噪聲(THD+N)隨輸隨功率變化的測試結果。其中圖8(a)為未采用新型死區(qū)時間控制系統(tǒng)的舊款芯片的測試結果，圖8(b)為采用了本文提出的新型死區(qū)時間控制系統(tǒng)的升級版芯片的測試結果。從測試結果可以看出，采用新型死區(qū)時間控制系統(tǒng)以后，D類音頻功放在整個功率范圍內，都能保持較低的THD+N，即(THD+N)<0.1%；且在輸出功率為100 mW～1 W范圍內保證總諧波失真<0.05%。而未采用此新型死區(qū)時間控制電路的芯片，總諧波失真基本在0.5%左右。因此，本文提出的新型死區(qū)時間控制系統(tǒng)能在保證無濾波級D類音頻功放的EMI表現(xiàn)良好且不影響系統(tǒng)的功率轉換效率和輸出功率的情況下，大大降低了D類功放的總諧波失真，將THD+N性能表現(xiàn)改善了一個數(shù)量級。

4 結論

    本文設計實現(xiàn)了一種可集成于無濾波級D類音頻放大器的新型死區(qū)時間控制系統(tǒng)。集成該死區(qū)時間控制系統(tǒng)的2.1 W單聲道無濾波級D類音頻功放，已經采用0.35 μm CMOS工藝實現(xiàn)。測試結果表明，通過本文提出的死區(qū)時間控制系統(tǒng)，能在保證無濾波級D類音頻功放的EMI表現(xiàn)良好且不影響系統(tǒng)的功率轉換效率和輸出功率的情況下，大大降低了D類功放的總諧波失真。其總諧波失真在4.2 V電源供電，輸入信號頻率為1 kHz，輸出功率為1 W時，可以低至0.03%，完全媲美線性功率放大器。

參考文獻

[1] LEE J W，LEE J S，LEE G S，et al.A 2 W BTL signal-chip class D power amplifier with very high efficiency for audio applications[C].ISCAS 2000 IEEE International Symposium on Circuits and System，2000：493-496.

[2] LAI Z，SMEDLY K M.A low distortion switching audio power amplifier[C].PESC95，1995：174-180.

[3] OLIVA A R，ANG SI S，VO T V.A multi-loop voltage-feedback filter less class-D switching audio amplifier using unipolar pulse-width-modulation[J].IEEE Transactions on Consumer Electronics，2004，50(1)：311-319.

[4] 鄭浩，劉延飛，王秋妍，等.D類放大器pop-click噪聲抑制和飽和失真補償技術[J].電子技術應用，2018，44(5)：25-28.

[5] CHANG J S，GWEE B H，LON Y S，et al.A novel low-power low-voltage class D amplifier with feedback for improving THD power efficiency and gain linearity[J].Proceedings of IEEE International Symposium on Circuits and Systems，2001，1：I-635-I-638.

[6] SCORE M.Reducing the output filter of a class D amplifier[J].Analog Applications Journal，1999：19-23.

[7] MUGGLER P，CHEN W，JONES C，et al.A filter free class D audio amplifier with 86% power efficiency[C].Proceedings of the 2004 International Symposium on Circuits and Systems，2004.ISCAS′04，2004：I-1036-1039.

[8] NIELSEN K.A review and comparison of pulse width modulation(PWM) methods for analog and digital input switching power amplifiers[C].102nd AES Convention，1997.

[9] CHIERCHIE F，STEFANAZZI L，PAOLINI E，et al.Frequency analysis of PWM inverters with dead-time for arbitrary modulating signals[J].IEEE Transactions on Power Electronics，2014，29(6)：2850-2860.

[10] BEIRANVAND R，RASHIDIAN B，ZOLGHADRI M，et al.Optimizing the normalized dead-time and maximum switching frequency of a wide-adjustable-range LLC resonant converter[J].IEEE Transactions on Power Electronics，2011，26(2)：462-472.

[11] BALMELLI P，KHOURY J M，VIEGAS E.A low EMI 3-W audio class-D amplifier compatible with AM/FM radio[J].IEEE Journal of Solid-State Circuits，2013，48(8)：1771-1780.

[12] 王宇星.雙模式控制防失真K類音頻功率放大器設計[J].電子技術應用，2016，42(4)：31-34.

作者信息:

王紹清

(矽恩微電子廈門有限公司，福建 廈門361005)