《電子技術應用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > 華為官方44頁PPT讀懂達芬奇架構的真正實力

華為官方44頁PPT讀懂達芬奇架構的真正實力

2019-10-12

  在人工智能領域,華為達芬奇架構是針對AI計算特征而研發(fā)的云端AI芯片架構。在今年的Hot Chip會議上,華為Fellow、2012實驗室首席科學家廖恒為大家深入解讀了達芬奇架構的真正實力。華為的DaVinci Core應該是結合了這幾年的AI芯片經驗和深入的思考。其特點是在一個Core里面同時支持3D(Cube),2D(Vector)和1D(Scalar)的運算,以適應不同網絡和不同層的運算分布的變化。當然,把各種運算架構放在一個Core里面并不是特別困難的事情,更難的是設計參數的選擇,運算和存儲的比例,軟件mapping工具等等。這些問題在華為的talk里也給出了一些分析。在本次華為公布的PPT中,從五個角度深入解構了達芬奇架構:

  達芬奇架構概述

  達芬奇架構的挑戰(zhàn)

  SoC中的達芬奇AI核

  降低存儲墻和摩爾定律的減緩

  達芬奇AI芯片的物理設計

  640.webp.jpg

640 (1).webp.jpg

640.webp (3).jpg

640.webp (1).jpg

640.webp (2).jpg

640.webp (4).jpg

640.webp (5).jpg

640.webp (7).jpg

640.webp (8).jpg

640.webp (6).jpg

640.webp (11).jpg

640.webp (9).jpg

640.webp (10).jpg

640.webp (12).jpg

640.webp (14).jpg

640.webp (13).jpg

640.webp (16).jpg

640.webp (15).jpg

640.webp (17).jpg

640.webp (19).jpg

640.webp (18).jpg

640.webp (20).jpg

640.webp (21).jpg

640.webp (22).jpg

640.webp (23).jpg

640.webp (24).jpg

640.webp (25).jpg

640.webp (28).jpg

640.webp (26).jpg

640.webp (27).jpg

640.webp (30).jpg

640.webp (29).jpg

640.webp (31).jpg

640.webp (32).jpg

640.webp (33).jpg

640.webp (34).jpg

640.webp (35).jpg

640.webp (37).jpg

640.webp (36).jpg

640.webp (38).jpg

640.webp (39).jpg

640.webp (40).jpg

640.webp (41).jpg

640.webp (42).jpg


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。