2018年4月10日，北京 — 今天，聯(lián)發(fā)科技推出業(yè)界第一個通過7nm FinFET硅驗證（Silicon-Proven）的56G PAM4 SerDes IP，進一步擴充其ASIC產(chǎn)品陣線。該56G SerDes解決方案基于數(shù)字信號處理（DSP）技術(shù)，采用高速傳輸信號PAM4，具有一流的性能、功耗及晶粒尺寸（Die-area）。聯(lián)發(fā)科技56G SerDes IP  已通過7nm 和16nm原型芯片實體驗證，確保該IP可以很容易地整合進各種前端產(chǎn)品設(shè)計中。

聯(lián)發(fā)科技具有業(yè)界最廣泛的SerDes產(chǎn)品組合，為ASIC設(shè)計提供從10G、28G、56G到112G的多種解決方案。聯(lián)發(fā)科技的ASIC服務(wù)和產(chǎn)品組合面向多種應(yīng)用領(lǐng)域，諸如：企業(yè)級與超大規(guī)模數(shù)據(jù)中心、超高性能網(wǎng)絡(luò)交換機、路由器、4G/5G基礎(chǔ)設(shè)施（回程線路Backhaul）、人工智能及深度學(xué)習(xí)應(yīng)用、需要超高頻寬和長距互聯(lián)的新型計算應(yīng)用。

聯(lián)發(fā)科技副總經(jīng)理暨智能設(shè)備事業(yè)群總經(jīng)理游人杰表示：“過去這些年，ASIC市場發(fā)生了變化，為實現(xiàn)差異化競爭，物聯(lián)網(wǎng)、通信及一些消費領(lǐng)域產(chǎn)品都需要獨特的ASIC解決方案。我們從中看到了 ASIC新的發(fā)展機遇。聯(lián)發(fā)科技最新的ASIC方案提供通過 7nm 和16nm制程硅驗證的IP，可無縫整合進入先進的ASIC產(chǎn)品中?！?/p>

聯(lián)發(fā)科技提供ASIC服務(wù)，致力幫助尋求專業(yè)設(shè)計及客制化芯片設(shè)計方案的客戶，在多個領(lǐng)域拓展商機，如：有線和無線通信、超高性能計算、低功耗物聯(lián)網(wǎng)、無線連接、個人多媒體、先進傳感器和射頻。聯(lián)發(fā)科技的ASIC服務(wù)涵蓋從前端到后端的任何階段 — 系統(tǒng)及平臺設(shè)計、系統(tǒng)單芯片（SoC）設(shè)計、系統(tǒng)整合及芯片物理布局(Physical layout)、生產(chǎn)支持和產(chǎn)品導(dǎo)入。

采用聯(lián)發(fā)科技56G SerDes IP的首款產(chǎn)品已經(jīng)在開發(fā)中，預(yù)計于2018下半年上市。