工欲善其事，必先利其器。現(xiàn)今的芯片設(shè)計(jì)已經(jīng)達(dá)到億門級集成度，即便經(jīng)驗(yàn)最豐富的設(shè)計(jì)工程師也無法憑手工完成。在芯片設(shè)計(jì)過程中，仿真驗(yàn)證是十分重要的一個(gè)環(huán)節(jié)，以確保芯片進(jìn)入流片生產(chǎn)環(huán)節(jié)前符合預(yù)期設(shè)計(jì)性能要求。專門為芯片設(shè)計(jì)工程師提供仿真和驗(yàn)證工具的EDA細(xì)分行業(yè)是整個(gè)半導(dǎo)體行業(yè)生態(tài)鏈中最上游，最高端的節(jié)點(diǎn)。全球EDA市場基本上被三家公司霸占：Cadence、Synopsys和Mentor Graphics，其中規(guī)模最小的Mentor Graphics已經(jīng)被西門子收購。經(jīng)過30多年的行業(yè)發(fā)展和市場競爭，這三家主要的EDA供應(yīng)商各有自己的獨(dú)特優(yōu)勢，在全球半導(dǎo)體技術(shù)和市場的動(dòng)態(tài)變化中保持相對平衡的格局。

Cadence Protium驗(yàn)證平臺(tái)大顯身手

專注于數(shù)字娛樂系統(tǒng)的晶晨半導(dǎo)體（AmLogic）最近推出一款新的多媒體系統(tǒng)級芯片（SoC），其設(shè)計(jì)周期比傳統(tǒng)設(shè)計(jì)流程縮短2個(gè)月。在競爭異常激烈的消費(fèi)電子市場，比同行提前2個(gè)月上市新產(chǎn)品意味著什么，業(yè)界人士應(yīng)該都很清楚。而實(shí)現(xiàn)這一芯片設(shè)計(jì)背后的功臣就是來自Cadence的FPGA原型驗(yàn)證平臺(tái)Protium S1。

新推出的Protium S1是Cadence基于FPGA的原型驗(yàn)證平臺(tái)，晶晨是該驗(yàn)證平臺(tái)的早期測試參與者之一。受益于該平臺(tái)獨(dú)有的設(shè)計(jì)實(shí)現(xiàn)和原型驗(yàn)證加速能力，晶晨可以比以往更早啟動(dòng)SoC設(shè)計(jì)的軟件開發(fā)。

據(jù)晶晨半導(dǎo)體軟件工程總監(jiān)Jerry Cao稱，使用Protium S1平臺(tái)可以同時(shí)執(zhí)行多個(gè)設(shè)計(jì)實(shí)例，大大提高了生產(chǎn)力。此外，該平臺(tái)與Cadence Palladium? Z1企業(yè)級硬件仿真加速器共享同一個(gè)通用編譯流程，可以充分利用現(xiàn)有Cadence驗(yàn)證環(huán)境，保持平臺(tái)間的功能一致性，進(jìn)一步提高了設(shè)計(jì)效率。

圖1：Protium S1平臺(tái)的完整套件

在最近的深圳新產(chǎn)品媒體發(fā)布會(huì)上，Cadence公司全球副總裁石豐瑜，以及系統(tǒng)與驗(yàn)證事業(yè)部產(chǎn)品管理與運(yùn)營副總裁Michal Siwinski，詳細(xì)介紹了該公司新推出的這款FPGA原型驗(yàn)證平臺(tái)。Protium S1平臺(tái)具有如下性能優(yōu)勢：

1、高速原型設(shè)計(jì)：Protium S1平臺(tái)具備先進(jìn)的存儲(chǔ)單元建模和實(shí)現(xiàn)能力，可將原型設(shè)計(jì)啟動(dòng)時(shí)間從數(shù)月降至數(shù)日，大幅提前固件開發(fā)日程。

2、創(chuàng)新的軟件調(diào)試能力：Protium S1平臺(tái)提供多種提高固件和軟件生產(chǎn)力的功能，包括存儲(chǔ)單元后門讀寫、跨分區(qū)轉(zhuǎn)存波形、force－release語句，以及運(yùn)行時(shí)鐘控制。

3、方便使用與部署：Protium S1平臺(tái)和Palladium Z1共享一套通用編譯流程，現(xiàn)有編譯環(huán)境的重復(fù)利用率最高可達(dá)80％，兩個(gè)平臺(tái)之間可保持前端流程高度一致。

Protium S1采用Xilinx Virtex UltraScale FPGA技術(shù)，設(shè)計(jì)容量比上一代平臺(tái)提升6倍，性能提高2倍。它與Cadence Palladium Z1企業(yè)級仿真平臺(tái)前端保持一致，使得初始設(shè)計(jì)啟動(dòng)速度較傳統(tǒng)FPGA原型平臺(tái)提升80％。除晶晨半導(dǎo)體外，Protium S1已被網(wǎng)絡(luò)、消費(fèi)者類和存儲(chǔ)類市場多家廠商先期采用。相信在大規(guī)模SoC設(shè)計(jì)中，它將成為芯片設(shè)計(jì)工程師的得力助手。

并行仿真已成今年的EDA設(shè)計(jì)主流

在硬件仿真和FPGA原型驗(yàn)證的推動(dòng)下，軟件環(huán)境下的驗(yàn)證已經(jīng)成為EDA的關(guān)鍵增長領(lǐng)域之一。芯片開發(fā)流程越來越需要考慮特定應(yīng)用的專門需求，現(xiàn)今EDA設(shè)計(jì)領(lǐng)域的一大主題就是“物聯(lián)網(wǎng)（IoT）”。物聯(lián)網(wǎng)跨越多個(gè)應(yīng)用領(lǐng)域，包括與移動(dòng)設(shè)備相連的可穿戴電子產(chǎn)品、與機(jī)頂盒相連的智能家居、駕駛員輔助系統(tǒng)（ADAS）和車輛互聯(lián)等聯(lián)網(wǎng)汽車應(yīng)用，以及用于實(shí)現(xiàn)自動(dòng)化的智能工業(yè)、醫(yī)療保健、城市和能源管理等。

設(shè)計(jì)驗(yàn)證的四大核心引擎包括仿真、形式驗(yàn)證、硬件加速器和FPGA原型驗(yàn)證，除了繼續(xù)改善這些核心引擎外，并行仿真也已經(jīng)成為今年的EDA主流趨勢。為滿足這一設(shè)計(jì)需求，Cadence 推出了基于多核并行運(yùn)算技術(shù)的并行仿真平臺(tái)Xcelium。

Xcelium是已經(jīng)通過產(chǎn)品流片驗(yàn)證的第三代并行仿真平臺(tái)，其單核版本的性能較Cadence上一代仿真平臺(tái)平均可提高2倍，多核版本性能平均可提高5倍以上。這一并行仿真平臺(tái)可以大幅加速系統(tǒng)開發(fā)，縮短系統(tǒng)級芯片（SoC）的設(shè)計(jì)時(shí)間，其主要亮點(diǎn)如下：

1、多核仿真：Xcelium源于Cadence收購的Rocketick帶來的技術(shù)，是基于產(chǎn)品流片的并行仿真平臺(tái)。利用Xcelium可顯著縮短執(zhí)行時(shí)間，在寄存器傳輸級（RTL）仿真可平均提速3倍，門級仿真可提高5倍，DFT仿真可提高 10倍，節(jié)約項(xiàng)目時(shí)間達(dá)數(shù)周至數(shù)月。

2、應(yīng)用廣泛：Xcelium支持多種設(shè)計(jì)方式和IEEE標(biāo)準(zhǔn)，工程師無需重新編碼即可提升性能。

3、使用方便：Xcelium的編譯流程將設(shè)計(jì)與驗(yàn)證測試環(huán)境代碼分配至最優(yōu)引擎，并自動(dòng)選取最優(yōu)CPU內(nèi)核數(shù)目，提高執(zhí)行速度。

4、采用多項(xiàng)專利技術(shù)：優(yōu)化整個(gè)SoC驗(yàn)證時(shí)間的新技術(shù)包括為達(dá)到快速驗(yàn)證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯。

圖2：Xcelium的并行仿真架構(gòu)

Xcelium仿真平臺(tái)適用于移動(dòng)、圖像、服務(wù)器、消費(fèi)電子、物聯(lián)網(wǎng)（IoT）和汽車等多個(gè)領(lǐng)域，已經(jīng)在ARM和ST等早期用戶中得到了成功應(yīng)用，并通過了產(chǎn)品流片驗(yàn)證。ARM公司技術(shù)服務(wù)產(chǎn)品部總經(jīng)理Hobson Bullman表示，Xcelium并行仿真平臺(tái)對于基于ARM的SoC設(shè)計(jì)，在門級仿真可獲得4倍的性能提升，在RTL仿真可獲得5倍的性能提升?；谶@些早期試用結(jié)果，他相信Xcelium可以幫助ARM及其客戶更快和更可靠地交付復(fù)雜的SoC。

“針對智能汽車和工業(yè)物聯(lián)網(wǎng)應(yīng)用中復(fù)雜的28nm FD－SOI SoC和ASIC設(shè)計(jì)，快速和可擴(kuò)展的仿真是滿足嚴(yán)苛開發(fā)周期的關(guān)鍵！” 意法半導(dǎo)體公司CPU團(tuán)隊(duì)經(jīng)理Francois Oswald說，“我們使用Cadence Xcelium并行仿真平臺(tái)，在串行模式DFT仿真中得到8倍的速度提升，所以數(shù)字和混合信號SoC驗(yàn)證團(tuán)隊(duì)選擇Xcelium作為標(biāo)準(zhǔn)的仿真解決方案?！?/p>

芯片設(shè)計(jì)仿真技術(shù)的發(fā)展歷史和未來趨勢

針對芯片設(shè)計(jì)的第一代商用仿真技術(shù)出現(xiàn)于上世紀(jì)80年代后期，以Verilog－XL和RapidSim等解釋代碼仿真器為代表。其工作機(jī)制是先編譯成 p代碼再將其解釋執(zhí)行，因此運(yùn)行速度極為緩慢，但足夠應(yīng)付當(dāng)時(shí)的小型設(shè)計(jì)。

隨著設(shè)計(jì)規(guī)模慢慢變大， 90年代中期出現(xiàn)了編譯代碼仿真器來滿足設(shè)計(jì)對速度、容量的要求。其工作原理是在運(yùn)行仿真之前，將源代碼轉(zhuǎn)化為機(jī)器代碼。這是第二代仿真技術(shù)，開發(fā)比較復(fù)雜，用了大概三年時(shí)間實(shí)現(xiàn)對當(dāng)時(shí)的語言和使用模型仿真的支持。自此第二代仿真器一直是業(yè)內(nèi)主流仿真器，并實(shí)現(xiàn)了對 e、SystemC、SystemVerilog、CPF和UPF等多種新標(biāo)準(zhǔn)的支持。

然而，隨著芯片設(shè)計(jì)尺寸變得越來越大，越來越復(fù)雜，第二代仿真技術(shù)已無法滿足市場需求。現(xiàn)在的 SoC 普遍包含百萬門級以上的多核設(shè)計(jì)，測試這些芯片可能耗費(fèi)數(shù)周之久。幸運(yùn)的是，為了適應(yīng)SoC尺寸的增長和復(fù)雜度的提升，仿真技術(shù)也在迅速發(fā)展。最近出現(xiàn)的并行仿真正是這樣一種通過加快測試速度來提高驗(yàn)證效率的技術(shù)。

圖3：三代仿真技術(shù)的發(fā)展

Cadence推出的Xcelium并行仿真平臺(tái)支持標(biāo)準(zhǔn)多核服務(wù)器（多達(dá) 64 核）且采用細(xì)粒多進(jìn)程技術(shù)，可以將編譯代碼仿真平臺(tái)上運(yùn)行的仿真分解成可加速和不可加速兩個(gè)部分?？杉铀俚牟糠郑ㄈ玳T級網(wǎng)標(biāo)或 SystemVerilog RTL部分）由并 行引擎處理，驗(yàn)證工程師無需改變測試平臺(tái)、設(shè)計(jì)或斷言。Xcelium在語言層運(yùn)作，因此不依賴于工藝節(jié)點(diǎn)，也無所謂設(shè)計(jì)是一個(gè) CPU、處理器，還是一個(gè)數(shù)據(jù)通路設(shè)計(jì)。此外，設(shè)計(jì)層次也不會(huì)造成影響。

圖4：第三代并行仿真技術(shù)將成為未來20年的主流

前兩代仿真技術(shù)都各自發(fā)展了20年左右。我們有理由相信，全新的并行仿真技術(shù)將成為未來20年的仿真基礎(chǔ)。

附錄

SoC設(shè)計(jì)中的主要仿真和驗(yàn)證工具

三大EDA供應(yīng)商都能提供全套的芯片設(shè)計(jì)解決方案，包括模擬、數(shù)字前端、后端、DFT、Signoff等一整套設(shè)計(jì)工具。Cadence的強(qiáng)項(xiàng)在于模擬和混合信號的模擬仿真和版圖設(shè)計(jì)，但其Signoff的工具偏弱。Synopsys的優(yōu)勢在于數(shù)字前端、數(shù)字后端和PT signoff，而Mentor的優(yōu)勢是Calibre signoff和DFT。

此外，Candence和Synopsys還提供IP授權(quán)（硬核和軟核），這對中小規(guī)模的設(shè)計(jì)公司很具吸引力。授權(quán)的IP通常有memory、Serdes和Power management之類的研發(fā)成本或門檻相對較高的硬核。

下表列出了一些SOC設(shè)計(jì)中常用的主要仿真和驗(yàn)證工具，供大家參考。