《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 電源技術(shù) > 設(shè)計(jì)應(yīng)用 > 一種適用于LED驅(qū)動的高壓穩(wěn)壓電路設(shè)計(jì)
一種適用于LED驅(qū)動的高壓穩(wěn)壓電路設(shè)計(jì)
2017年電子技術(shù)應(yīng)用第3期
蘇藝俊1,2,馬 奎1,2,胡 銳3,陳 瀟3,楊發(fā)順1,2
1.貴州大學(xué) 電子科學(xué)系,貴州 貴陽550025;2.貴州省微納電子技術(shù)重點(diǎn)實(shí)驗(yàn)室,貴州 貴陽550025; 3.貴州振華風(fēng)光半導(dǎo)體有限公司,貴州 貴陽550018
摘要: 在LED驅(qū)動電路中,若采用傳統(tǒng)的BUCK型DC-DC降壓方式或利用MOS管級聯(lián)鉗制降壓方式為芯片內(nèi)部低壓模塊提供電源,存在不易集成化和受高壓工藝限制等問題。為此,提出了一種改進(jìn)的高壓穩(wěn)壓電路,利用高壓LDMOS構(gòu)成電流源對RC電路充電,電容上的電壓經(jīng)過線性穩(wěn)壓器穩(wěn)壓后給芯片提供穩(wěn)定的低壓電源。該電路只需外置電容,其他部分均可集成在一塊芯片上。基于華虹宏力0.5 μm 700 V BCD工藝對電路進(jìn)行仿真驗(yàn)證,在0~311 V周期脈動高電壓輸入條件下,電路能穩(wěn)定輸出4.97 V;負(fù)載電流在0~10 mA范圍內(nèi)變化,負(fù)載調(diào)整率為11.6 mV/mA;在-40 ℃~130 ℃溫度范圍內(nèi),輸出電壓溫度系數(shù)為27.2 ppm/℃。仿真結(jié)果表明,該高壓穩(wěn)壓電路各指標(biāo)參數(shù)均滿足預(yù)期要求。
中圖分類號: TN402
文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.2017.03.005
中文引用格式: 蘇藝俊,馬奎,胡銳,等. 一種適用于LED驅(qū)動的高壓穩(wěn)壓電路設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2017,43(3):25-28.
英文引用格式: Su Yijun,Ma Kui,Hu Rui,et al. Design of a high-input voltage regulator for LED drivers[J].Application of Electronic Technique,2017,43(3):25-28.
Design of a high-input voltage regulator for LED drivers
Su Yijun1,2,Ma Kui1,2,Hu Rui3,Chen Xiao3,Yang Fashun1,2
1.Department of Electronics,Guizhou University,Guiyang 550025,China; 2.Key Laboratory of Micro-Nano Technology of Guizhou Province,Guiyang 550025,China; 3.Guizhou Zhenhua Feng Guang Semiconductor Co.Ltd.,Guiyang 550018,China
Abstract: In LED driving chips, traditional high-voltage regulator, which uses buck DC-DC converter or cascade clamp of MOSFET to drop the high-input voltage to the power supply for internal low voltage modules is seriously affected by the high-voltage process and not easily integrated. In this paper, an improved high-voltage regulator was proposed. This regulator uses a current mirror composed by LDMOS to charge a RC circuit. The voltage on the capacitor is regulated by a linear regulator to provide a stable low voltage power supply. Therefore, the LED driving circuit can be integrated in a monolithic chip except the capacitor. This high-voltage regulator was simulated based on the HG 0.5 μm 700 V BCD process. The simulation result shows that the output voltage is 4.97 V under the condition of pulse high voltage for 0~311 V period. The output voltage fluctuation value is 0.116 V and the load regulation is 11.6 mV/mA in the load current of 0~10 mA. The temperature coefficient is 27.2 ppm/℃ within -40 ℃~130 ℃. The simulated results indicate that all parameters of this high-voltage regulator are validated.
Key words : LED driver;high-voltage regulating circuit;linear regulator;low-voltage power supply;BCD process

0 引言

    LED(Light Emitting Diode)驅(qū)動電源是LED照明燈具的核心部件,分為外部應(yīng)用電源和內(nèi)部電源[1]。外部應(yīng)用電源為芯片外部電路和LED燈珠提供工作電源,輸出為高壓;而內(nèi)部電源則是為芯片內(nèi)部各個低壓模塊(如帶隙基準(zhǔn)、運(yùn)算放大器、比較器等)提供工作電源,輸出為低壓,一般有1.8 V、3.3 V和5 V幾種電壓。內(nèi)部電壓是由外部應(yīng)用電壓經(jīng)過降壓而得。傳統(tǒng)降壓電路有BUCK型DC-DC變換電路[2],這種電路雖然效率較高,但輸出紋波電壓較大、線性調(diào)整率較差、且需要電感元件,不利于集成化。文獻(xiàn)[3]報道了一種預(yù)降壓電路結(jié)構(gòu),可在由高壓管HVMN構(gòu)成的源極跟隨器源端產(chǎn)生預(yù)降壓電壓,但電路需要較多的高壓管,芯片面積較大,且易受工藝條件限制。文獻(xiàn)[4]報道了另一種降壓電路,采用高壓管作為輸入管對電容充電,輸出電壓經(jīng)過電平位移電路結(jié)構(gòu)得到穩(wěn)定輸出電壓。電路中的高壓啟動電路不工作時,需要低摻雜的高阻值電阻來承受高壓,嚴(yán)重影響可靠性,且電平位移電路輸出電壓帶負(fù)載能力有限。

    本文設(shè)計(jì)的高壓穩(wěn)壓電路利用高壓管LDMOS構(gòu)成電流源電路對RC電路充電,并引進(jìn)前置基準(zhǔn)和遲滯檢測模塊,電容兩端的輸出電壓經(jīng)過線性穩(wěn)壓器穩(wěn)壓之后給芯片提供穩(wěn)定的低壓電源,穩(wěn)壓之后的輸出電壓穩(wěn)定性高,帶負(fù)載能力強(qiáng),電路只需外置電容,其余部分可以集成在一塊芯片上。理論分析和仿真驗(yàn)證結(jié)果表明,該高壓穩(wěn)壓電路設(shè)計(jì)正確,且各項(xiàng)指標(biāo)參數(shù)均滿足預(yù)期要求。

1 LED驅(qū)動芯片中的高壓穩(wěn)壓電路

    高壓穩(wěn)壓電路是LED分段式恒流驅(qū)動電源的核心模塊,圖1所示為本文設(shè)計(jì)的LED分段式恒流電路框圖。市電經(jīng)過整流橋后得到脈動高壓直流電壓,該電壓既要為LED燈珠供電,也需為芯片內(nèi)部的相關(guān)模塊提供電源。芯片內(nèi)部模塊的工作電壓為低壓,所以需要一個高壓穩(wěn)壓電路將高壓脈動直流電壓穩(wěn)定到低壓模塊所需的直流值。該高壓模塊的輸出直接影響到芯片內(nèi)部模塊的穩(wěn)定性,對LED燈具的性能和質(zhì)量起著決定性的作用。

wdz1-t1.gif

    為解決LED驅(qū)動芯片中高壓穩(wěn)壓電路占用芯片面積大、對工藝敏感性強(qiáng)、帶負(fù)載能力差等問題,本文提出了一種改進(jìn)的高壓穩(wěn)壓電路結(jié)構(gòu),如圖2所示。電路主要分為高壓啟動模塊、遲滯檢測模塊、前置基準(zhǔn)模塊Pre-BAG和LDO穩(wěn)壓模塊4部分。高壓啟動模塊由高壓LDMOS器件構(gòu)成RC充電和高壓放電兩條支路,可在電容兩端得到一定值的電壓(VCC)。遲滯檢測模塊具有兩個門限電壓,主要用于檢測電容電壓VCC,輸出信號用于控制RC充電和高壓放電支路。電路引進(jìn)前置基準(zhǔn)模塊,在VCC上升到一定值時能產(chǎn)生基準(zhǔn)電壓并為LDO穩(wěn)壓模塊提供參考電壓。由于VCC不是穩(wěn)定值,故電路引進(jìn)LDO穩(wěn)壓模塊,VCC經(jīng)LDO穩(wěn)壓之后得到的輸出電壓(VDD)具有穩(wěn)定性高、帶負(fù)載能力強(qiáng),可以作為芯片內(nèi)部低壓模塊的工作電源。

wdz1-t2.gif

    電路采用D-S耐壓為700 V的LDMOS器件構(gòu)成RC充電和高壓放電兩條支路,解決了利用低摻雜大電阻承受高壓所帶來的可靠性問題,利用LDO穩(wěn)壓之后可以提高輸出電壓的穩(wěn)定性和帶負(fù)載能力。

2 電路結(jié)構(gòu)分析

    高壓啟動模塊由RC充電和高壓放電兩條支路構(gòu)成,如圖2,支路一的LDMOS1為RC電路提供充電電流,在電容兩端得到一定值的電壓;支路二由LDMOS2和電阻R0構(gòu)成對地支路,當(dāng)充電支路一關(guān)閉時,支路二可作為高壓放電回路。LDMOS2的柵極由遲滯檢測模塊的輸出電平信號控制,可處于導(dǎo)通或截止兩種工作狀態(tài)。電容兩端電壓VCC作為檢測信號,同時為后續(xù)模塊提供電源。當(dāng)電路上電時,支路一導(dǎo)通,電容兩端電壓VCC上升,遲滯檢測模塊輸出低電平,使LDMOS2處于截止?fàn)顟B(tài);當(dāng)電容兩端的電壓達(dá)到設(shè)定值時,遲滯檢測模塊輸出高電平,使LDMOS2處于導(dǎo)通狀態(tài),關(guān)斷支路一,充電結(jié)束。當(dāng)由于后續(xù)模塊消耗使電容兩端電壓低于一定值后, LDMOS2再度截止,此時LDMOS1導(dǎo)通,充電支路一也再度被激活,對RC電路進(jìn)行充電。LDMOS1、LDMOS2的D-S耐壓為700 V,支路二LDMOS2的引入可以有效改善文獻(xiàn)[4]所報道的方案中低摻雜大電阻易受高壓影響的弊端。

    遲滯檢測模塊由雙門限比較器構(gòu)成,電路具有遲滯回環(huán)傳輸特性。利用正反饋使比較器的門限電壓隨輸出電壓的改變而改變,對輸入端的干擾信號具有很強(qiáng)的抑制能力[5]。電路中的運(yùn)算放大器采用兩級結(jié)構(gòu),第一級為差分運(yùn)算放大器,第二級為PMOS管為負(fù)載的共源放大器。兩級之間采用補(bǔ)償網(wǎng)絡(luò)來消除次級點(diǎn)對低頻單位增益帶寬、相位裕度的影響,保證運(yùn)算放大器的工作穩(wěn)定性[6-7]。

    前置基準(zhǔn)模塊Pre-BAG選用帶隙電壓基準(zhǔn)源電路結(jié)構(gòu),主要由啟動電路、基準(zhǔn)核心電路和偏置電路構(gòu)成。啟動電路保證了在上電以后,前置基準(zhǔn)模塊能正常工作,該模塊主要是為LDO穩(wěn)壓電路提供參考電壓。

    LDO穩(wěn)壓模塊主要由功率調(diào)整管、誤差放大器和電阻反饋網(wǎng)絡(luò)構(gòu)成。由前置基準(zhǔn)模塊為誤差放大器提供參考電壓,輸出電壓Vout經(jīng)反饋網(wǎng)絡(luò)取樣后與參考電壓進(jìn)行比較,比較結(jié)果控制調(diào)整管的導(dǎo)通狀態(tài)[9],從而得到穩(wěn)定的輸出電壓。Vout的計(jì)算公式如式(1):

    wdz1-gs1.gif

    電路設(shè)計(jì)的Vout為5 V,Vref為1.19 V,調(diào)整電阻R4、R5、R6的比值可以得到所需的輸出電壓值。

    該輸出電壓較穩(wěn)定。負(fù)載調(diào)整率是衡量負(fù)載大小變化對穩(wěn)壓電路輸出電壓的影響程度。該電壓需具有相應(yīng)的帶負(fù)載能力,才能提供作為芯片低壓模塊的工作電源[10]。本文設(shè)計(jì)的高壓穩(wěn)壓電路如圖3所示。

wdz1-t3.gif

3 電路仿真與結(jié)果分析

    基于華虹宏力0.5 μm 700 V BCD(Bipolar-CMOS-DMOS)工藝,在典型工藝角條件下,采用Cadence平臺下的 spectre仿真器對電路進(jìn)行仿真驗(yàn)證。圖4所示為前置基準(zhǔn)電路的啟動工作電壓仿真結(jié)果。從圖中可以看出,在輸入電源電壓為1.8 V~6 V時,前置基準(zhǔn)電路穩(wěn)定輸出1.19 V。

wdz1-t4.gif

    圖5所示為高壓穩(wěn)壓電路的整體仿真結(jié)果。從圖中可看出,在輸入電壓為0~311 V的脈動電壓條件下,電容兩端電壓VCC=5.73 V,VCC經(jīng)LDO穩(wěn)壓器可以得到Vout=4.97 V。

wdz1-t5.gif

    經(jīng)計(jì)算,圖5所示系統(tǒng)中的欠壓保護(hù)、過溫保護(hù)、振蕩電路等模塊所需的供電電流約為7.5 mA,考慮到余量,設(shè)定高壓穩(wěn)壓電路的負(fù)載電流為10 mA。圖6所示為輸出電壓的帶負(fù)載能力仿真結(jié)果。從圖中可以看出,負(fù)載電流Io從0變化至10 mA時,輸出電壓波動為ΔVout=0.116 V,變化率為2.32%,負(fù)載調(diào)整率為ΔVout/ΔIo=11.6 mV/mA,負(fù)載特性較好。

wdz1-t6.gif

    圖7所示為輸出電壓的溫度特性仿真結(jié)果。從圖中可以看出,在-40 ℃~130 ℃范圍內(nèi),輸出電壓的溫度系數(shù)為27.2 ppm/℃。

wdz1-t7.gif

    表1為本文設(shè)計(jì)電路的性能參數(shù)與相關(guān)文獻(xiàn)的對比,在不同工藝下,文獻(xiàn)[3]和文獻(xiàn)[4]的輸入電壓均為恒壓,本文的輸入電壓為0~311 V的非恒壓;電路的溫漂系數(shù)為27.2 ppm/℃,可以滿足系統(tǒng)要求;輸出電壓VDD的變化率為2.32%,相較于文獻(xiàn)[4]有所提高,且文獻(xiàn)[3]和文獻(xiàn)[4]的負(fù)載電流分別為5 mA和1.5 mA,而本文的負(fù)載電流為10 mA,輸出電壓Vout的變化率仍小于3%,負(fù)載特性相對較好。

wdz1-b1.gif

4 結(jié)束語

    LED照明已越發(fā)普及,高壓穩(wěn)壓電路是LED分段恒流驅(qū)動芯片的核心模塊,集成化和高壓工藝的限制一直是實(shí)現(xiàn)這一模塊的難點(diǎn)。本文設(shè)計(jì)了一種改進(jìn)的高壓降壓穩(wěn)壓電路,由高壓LDMOS電流源對RC電路進(jìn)行充電得到預(yù)工作電壓,通過遲滯檢測模塊控制充電過程,引進(jìn)前置基準(zhǔn)模塊降低了溫度和電源波動的影響,最后利用線性穩(wěn)壓器使模塊的輸出電壓穩(wěn)定在一定值。仿真驗(yàn)證得到,在0~311 V的周期脈動高電壓輸入條件下,電路能穩(wěn)定輸出4.97 V;負(fù)載電流在0~10 mA范圍內(nèi)變化時,輸出電壓變化率為2.32%,負(fù)載調(diào)整率為11.6 mV/mA;在-40 ℃~130 ℃溫度范圍內(nèi),輸出電壓溫度系數(shù)為27.2 ppm/℃。該電路具有易于集成、穩(wěn)定性好、帶負(fù)載能力較強(qiáng)等優(yōu)點(diǎn),有利于實(shí)現(xiàn)LED分段恒流驅(qū)動電路的單片集成。

參考文獻(xiàn)

[1] 劉浩,陳志,葛佳樂,等.一種寬電壓輸入范圍降壓電路的設(shè)計(jì)[J].微電子學(xué),2011,41(1):54-55.

[2] 董雙兵,戴宇杰,張小兵,等.一種預(yù)穩(wěn)壓的高壓線性穩(wěn)壓器的設(shè)計(jì)[J].南開大學(xué)學(xué)報,2010,43(6):82-86.

[3] 季翔宇,楊依忠,陳峰.一種寬輸入降壓穩(wěn)壓電路的研究與設(shè)計(jì)[J].合肥工業(yè)大學(xué)學(xué)報,2013,36(7):795-797.

[4] 陳志軍,鐘昌賢,張波.一種用于離線式開關(guān)電源的內(nèi)部電源電路[J].中國集成電路,2006,87:18-21.

[5] 康華光,陳大欽,張林.電子技術(shù)基礎(chǔ)[M].北京:高等教育出版社,2006.

[6] ALLEN P E,BLALOCK B J,RINCON G A.A CMOS opam using bulk-driven MOSFETs[J].IEEE Transactionson Systems,2013,38(5):192-193.

[7] 何樂年,王義.模擬集成電路設(shè)計(jì)與仿真[M].北京:科學(xué)出版社,2008.

[8] ANDREOUC M,KOUDOUNAS S,GEORGIOU J.A novel wide-temperature-range,3.9 ppm/℃ CMOS bandgap refer-ence circuit[J].IEEE Journal of Solid State Circuits,2012,47(2):574-581.

[9] VAISBAND I,F(xiàn)RIEDMANE G.Stability of distributed power delivery systems with multiple parallel on-chip LDO regulators[J].IEEE Transactions on Power Electronics,2016,31(8):5625-5634.

[10] 金巖.一種低功耗高穩(wěn)定性LDO線性穩(wěn)壓器的設(shè)計(jì)[D].蘇州:蘇州大學(xué),2015.



作者信息:

蘇藝俊1,2,馬  奎1,2,胡  銳3,陳  瀟3,楊發(fā)順1,2

(1.貴州大學(xué) 電子科學(xué)系,貴州 貴陽550025;2.貴州省微納電子技術(shù)重點(diǎn)實(shí)驗(yàn)室,貴州 貴陽550025;

3.貴州振華風(fēng)光半導(dǎo)體有限公司,貴州 貴陽550018)

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。