《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > AET原創(chuàng) > 集成電路IP向平臺化演進(jìn)

集成電路IP向平臺化演進(jìn)

——專訪成都銳成芯微科技股份有限公司總經(jīng)理向建軍
2017-03-10
作者:于寅虎

編者按:自2014年國家集成電路產(chǎn)業(yè)投資基金成立以來,中國集成電路產(chǎn)業(yè)迎來發(fā)展的新一波高潮,包括IC設(shè)計、制造、封裝和測試等半導(dǎo)體產(chǎn)業(yè)鏈各個環(huán)節(jié)的企業(yè),都開始在戰(zhàn)略布局和市場拓展方面做了新的謀劃。不久前,借“中國集成電路設(shè)計業(yè)2016年會暨長沙集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇”之機(jī),筆者有幸采訪了若干企業(yè)的高管,讀者從他們的言語中,可以看出未來中國集成電路產(chǎn)業(yè)發(fā)展的美好藍(lán)圖。

conew_向建軍.jpg

成都銳成芯微科技股份有限公司總經(jīng)理向建軍

向建軍表示,在集成電路設(shè)計產(chǎn)品規(guī)模越來越大,越來越復(fù)雜的趨勢下,單個IP核的簡單疊加已經(jīng)不能滿足客戶的需求,平臺化IP解決方案已經(jīng)成為滿足客戶需求的最佳途徑。

銳成芯微是一家全新的IP設(shè)計公司,從公司成立到現(xiàn)在為止,致力于極低功耗物聯(lián)網(wǎng)芯片的IP開發(fā)和整個系統(tǒng)平臺的搭建。

2016年6月份,銳成芯微宣布與位于加州硅谷的全球領(lǐng)先的Flash/MTP/OTP IP供應(yīng)商Chip Memory Technology([CMT]) 實現(xiàn)戰(zhàn)略合并,共建完整的IOT(物聯(lián)網(wǎng))與信息安全平臺。

據(jù)向建軍介紹,CMT在NVM儲存器上擁有多項專利,并開發(fā)了與CMOS工藝完全兼容的40nm/55nm/90nm/0.11um/0.18um上的OTP/MTP/Flash解決方案。這個合并意味著銳成芯微不僅可以提供完整的IOT平臺,同時也將打破儲存技術(shù)長期被國外企業(yè)壟斷的局面,成為國內(nèi)唯一擁有該項技術(shù)的公司。合作起來之后我們搭建了一個非常完整的物聯(lián)網(wǎng)平臺,也就是說將來在物聯(lián)網(wǎng)芯片里面你所需要的所有IP,低功耗IP銳成芯微一家可以完全做到,我們可以這個IP搭建一個完整的解決方案。

無論是在成本上,功耗上,方案上,都遠(yuǎn)遠(yuǎn)優(yōu)于單個的IP架構(gòu)。CMT的邏輯Flash有一個特色就是在邏輯工藝上可以實現(xiàn)和Flash一樣的存儲性能,不需要增加任何保障,但是它的功耗比現(xiàn)有的Flash要低大概三分之一,而速度快三倍,而這個在物聯(lián)網(wǎng)里面是一個巨大的好處。

例如,銳成芯微最近開發(fā)了一個M0+平臺,整個芯片全部運轉(zhuǎn)起來的功耗低于選用Flash的功耗,僅僅Flash讀的功耗都比整個芯片要高。

銳成芯微專注于物聯(lián)網(wǎng)和信息安全領(lǐng)域,打造一個完整而且針對物聯(lián)網(wǎng)量大、單一品種比較多特點的平臺,針對市場能夠快速提供一套方案,把整個設(shè)計周期從原先一年半能夠縮短到6到9個月時間。

同時在低功耗技術(shù)方面,銳成芯微也做了相當(dāng)多的創(chuàng)新。

向建軍表示,低功耗的實現(xiàn)要從所有細(xì)節(jié)上去摳,如果僅僅簡單說設(shè)計有多好,設(shè)計能力多強(qiáng),對于工藝多理解,這個是不可能做出來極低功耗的。任何一種超低功耗都離不開工藝這塊的更新和提高,但是在同一個工藝基礎(chǔ)上,我們可以設(shè)計到我們的analog(音)跟市面上相比較都可以做到只有別人的十分之一甚至百分之一的功耗,現(xiàn)在甚至于到了千分之一的功耗,它是動態(tài)功耗,靜態(tài)功耗也可以做到遠(yuǎn)遠(yuǎn)比別人低。

在整個設(shè)計一套完整的解決方案,互相之間的配合去優(yōu)化它,把每一個狀態(tài),每一個模塊的工作電流做到最低,這是我們現(xiàn)在一種設(shè)計學(xué),應(yīng)該說是一個完整的一套聯(lián)動的方案。


此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。