《電子技術應用》
您所在的位置：首頁 > 嵌入式技術 > 設計應用 > ARINC659總線協(xié)議處理芯片設計與實現
ARINC659總線協(xié)議處理芯片設計與實現
2016年電子技術應用第10期
田 澤1，2，淮治華1，2，裴希杰1，2，范飛虎3
1.中航工業(yè)西安航空計算技術研究所，陜西 西安710068； 2.集成電路與微系統(tǒng)設計航空科技重點實驗室，陜西 西安710068； 3.西安翔騰微電子科技有限公司，陜西 西安710068
摘要： HK659芯片是實現ARINC659底板總線系統(tǒng)的基礎和關鍵，被廣泛應用在新一代機載電子系統(tǒng)中。在深入理解、分析ARINC659總線協(xié)議以及ARINC659總線通信處理機理的基礎上，提出了一種滿足ARINC659總線高可靠性、高容錯性要求的芯片設計方案，詳細說明了HK659芯片的架構設計、工作原理及技術優(yōu)勢。該芯片是一款內部集成PCI主機接口、ARINC659總線協(xié)議處理單元、命令表自加載接口、時鐘復位電路以及豐富的片內存儲器資源等的通信處理芯片，解決了制約我國高可靠性、高容錯性底板總線應用的關鍵技術問題及瓶頸。
中圖分類號： TN913
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.2016.10.041
中文引用格式： 田澤，淮治華，裴希杰，等. ARINC659總線協(xié)議處理芯片設計與實現[J].電子技術應用，2016，42(10)：157-160.
英文引用格式： Tian Ze，Huai Zhihua，Pei Xijie，et al. Research and design of ARINC659 bus protocol processing chip[J].Application of Electronic Technique，2016，42(10)：157-160.
Research and design of ARINC659 bus protocol processing chip
Tian Ze1，2，Huai Zhihua1，2，Pei Xijie1，2，Fan Feihu3
1.AVIC Computing Technique Research Institute，Xi′an 710068，China； 2.Aviation Key Laboratory of Science and Technology on Integrated Circuit and Micro-System Design，Xi′an 710068，China； 3.Xi′an Xiangteng Microelectronics Technology CO.，LTD，Xi′an 710068，China
Abstract： HK659 chip is the basis and key for ARINC659 backplane bus system，which has been widely used in a new generation airborne electronic system. This paper puts forward the chip’s view of system design with high integrity and high fault tolerance，that bases on a fully understanding and refining the ARINC659 bus protocol and communication mechanism of the ARINC659 backplane bus，and the chip architecture，the principle and the technical enhances are analysed in detail. The chip is a communication processing chip which integrates the rich resources of the PCI host interface，ARINC659 bus protocol consistency，the interface of the command table automatically loading，the clock reset circuit and the on-chip memory，and it owns the proprietary intellectual property rights，that solved the key techniques and the bottleneck of the backplane bus application with high integrity and high fault tolerance.
Key words : ARINC659 bus；HK659 chip；configurable bus

0 引言

    ARINC659總線是一種在總線時間和空間上具有高容錯性和魯棒性的底板總線[1]。4條雙-雙配置的串行總線傳輸數據，具有很強的容錯能力，完全滿足新一代先進綜合式航空電子對底板總線技術的需求。目前已廣泛應用在波音777 AIMS、波音737、波音717等飛機中，也正在新一代空間探索系統(tǒng)中積極推廣[2-3]。

    本文在深入理解ARINC659總線標準，掌握關鍵技術的基礎上，針對ARINC659總線的通信特點設計并實現了一款滿足ARINC659總線高可靠性、高容錯性要求的芯片，該芯片是一款完全具有自主知識產權的新型底板總線芯片，實現了ARINC659總線標準所規(guī)定的技術指標，是從標準理解、系統(tǒng)定義到芯片設計與驗證、封裝、測試等完全自主研制的通信處理芯片。

1 芯片設計與實現

1.1 芯片功能

    HK659芯片可實現ARINC-659-1993中規(guī)定的同步脈沖收發(fā)、數據傳輸校驗、總線故障容錯以及總線調試等功能，是一款通用化和小型化的通信處理通信處理芯片。主要功能如下：

    (1)PCI主機接口：

    ①支持PCIv2.2協(xié)議，容忍5.0 V輸入；

    ②總線頻率33 MHz，A/D總線寬度32 bit；

    ③支持PCI標準內部配置空間；

    ④只支持PCI Target接口；

    ⑤支持單拍和Burst操作。

    (2)ARINC659總線協(xié)議處理單元：

    ①時鐘采用30 MHz，最大數據傳輸速率60 Mb/s；

    ②總線訪問采用表驅動協(xié)議(Table Driven Protocol)；

    ③支持4余度實時熱備份，具有高可靠性；

    ④4條雙-雙配置的串行總線傳輸數據，具有很強的容錯能力。

    (3)命令表自加載單元：

    ①支持XC18V04、XCF32P兩種型號PROM，數據位寬8 bit，頻率20 MHz；

    ②宿主機不能讀寫PROM，HK659只能讀取PROM，更改PROM時只能通過JTAG接口來修改。

    (4)豐富的片內存儲器資源：

    ①集成64 K×32 bit的SRAM，存儲PROM中的命令表（主機不可訪問）；

    ②集成32 K×32 bit的DPRAM，用作收發(fā)數據緩沖區(qū)。

    (5)供電電壓：

    ①內核電壓：1.8 V；

    ②I/O電壓：3.3 V。

1.2 芯片架構設計

    根據總線標準和需求規(guī)范，進行體系架構設計，提出了一種滿足ARINC659總線高可靠性、高容錯性要求的芯片體系架構，為保證協(xié)議中定義的物理隔離（包括BIU隔離、供電隔離、總線隔離），采用單BIU設計。此外，還集成PCI主機接口、PROM加載接口，以及豐富的內部存儲器資源，采用IEEE1149.1 JTAG總線來實現外部命令表的燒寫功能，其芯片架構如圖1所示。HK659芯片集成了PCI主機接口、ARINC659總線協(xié)議處理單元、PROM命令表自加載單元、與主機交互數據所需的 DPRAM存儲器和映射命令表所需的 SRAM存儲器。

xaxt5-t1.gif

1.2.1 硬件設計

    ARINC659總線協(xié)議處理芯片的硬件設計主要包括ARINC659總線協(xié)議處理單元、PCI主機從接口、PROM加載接口以及豐富的片上存儲器資源等。

    ARINC659總線協(xié)議處理單元主要由采樣整形模塊、數據接收單元、數據發(fā)送單元、收發(fā)控制單元和預譯碼單元組成。主要實現了機載計算機與ARINC659總線的連接功能。主要功能包括：命令表的讀取、譯碼功能，初始化同步、長同步、短同步脈沖的收發(fā)控制，基本消息、主/后備消息的發(fā)送和接收控制，故障注入情況下的收發(fā)數據，以及調試功能（包括單步斷點調試、時間斷點調試、機架斷點調試）。

    PCI主機從接口主要實現了HK659與PCI總線的連接。該接口只實現了PCI總線的從接口功能，用于主機系統(tǒng)與HK659的數據交換。

    HK659命令表的所有數據存放在HK659外部的PROM中，當系統(tǒng)上電后，HK659的命令表自加載邏輯通過PROM接口自動將外部PROM中的命令表搬到內部SRAM中。命令表自加載模塊自動產生地址從外部PROM中讀出數據，并寫入內部SRAM中，不需要主機干預。命令表加載完成后，HK659將開始初始化、預譯碼命令，并且按命令表執(zhí)行命令。

    ARINC659總線協(xié)議處理芯片豐富的片上存儲器資源主要包括集成64 K×32 bit的SRAM，存儲PROM中的命令表；集成32 K×32 bit的DPRAM，兩個端口獨立的異步操作等。

1.2.2 軟件設計

    為滿足以HK659芯片為核心構建的ARINC659總線應用需求，基于ARINC659總線協(xié)議，配套規(guī)劃的軟件包括HK659芯片驅動軟件和ARINC659總線配置工具軟件。

    HK659芯片驅動軟件提供上層應用軟件訪問HK659芯片的接口，包括HK659芯片的初始化、DPRAM的訪問、INT命令中斷使能和清除等功能。

    ARINC659總線配置工具軟件用于根據系統(tǒng)要求對系統(tǒng)內各節(jié)點間的通信和節(jié)點各任務進行配置和設置、自動生成總線命令表并編譯成可固化到PROM中的目標代碼，其編譯流程如圖2所示。

xaxt5-t2.gif

1.3 工作原理

    HK659芯片實現了ARINC659-1993中規(guī)定的總線接口、時鐘同步、數據傳輸及調試等功能，工作原理如下所示：

    (1)在系統(tǒng)上電之后，PROM命令表自加載單元和PCI主機接口單元相繼復位完畢，芯片進行命令表自加載。在此期間，ARINC659總線協(xié)議處理單元仍處于復位狀態(tài)；如果主機要訪問HK659的資源，則先要讀取表加載狀態(tài)標志寄存器的標志位，該標志位為‘0’時，表明此時不能訪問HK659的寄存器和存儲資源。

    (2)在命令表加載完畢之后，表加載標志寄存器中的標志位置位，主機才可以訪問HK659的寄存器和存儲資源。此時，ARINC659協(xié)議處理單元復位完畢，命令預譯碼單元從映射RAM中讀取命令表參數，來初始化芯片。

    (3)在芯片初始化完畢之后，ARINC659協(xié)議處理單元從映射RAM中讀取命令，預譯碼之后存入命令預譯碼FIFO之中。

    (4)在上電初始化完畢之后，ARINC659協(xié)議處理單元從命令預譯碼FIFO中讀取指令碼，并且按照指令執(zhí)行相應操作。

    (5)在執(zhí)行數據發(fā)送命令時，ARINC659協(xié)議處理單元要判斷標志位是否更新。如果標志位被更新，將發(fā)送數據；否則，不發(fā)送數據。

    (6)在執(zhí)行數據接收命令時，如果ARINC659協(xié)議處理單元沒接收到數據，則DPRAM中的數據區(qū)將不會被更新；如果接收到數據，則更新DPRAM中的數據區(qū)。

    (7)在主/后備消息傳輸時，主模塊沒有更新數據、處于失步狀態(tài)或者發(fā)生故障時，由后備模塊1進行消息傳輸；如果后備模塊1發(fā)生上述情況，則由后備模塊2進行消息傳輸；依次類推。

1.4 物理實現

    HK659芯片采用SMIC 0.18 ?μm工藝設計，管腳240個（包括功能管腳和電源地管腳，功能管腳106 個），管芯面積7.5×7.5 mm2。在芯片版圖設計中，加強對串擾的分析和修復，噪聲容限嚴格控制在20%以內。針對板級系統(tǒng)的噪聲問題，在芯片內電源網絡設計時采用特殊的設計方式予以部分去除，如增加芯片內電源地信號線間的耦合電容，減小外部電源引入的共模噪聲的影響；對于芯片內的動態(tài)電源噪聲，則采用增加電源網絡密度、增強供電能力和局部增加去耦電容予以補償。對于關鍵信號，增加去噪聲保護。該版圖設計已申請并獲得國家布圖保護專利授權。

    HK659芯片功耗實測小于0.8 W，采用定制管殼CBGA256，外形大小為24×24 mm2，內部腔體10×10 mm2，采用雙排焊盤設計，引腳數為256個。

2 技術優(yōu)勢

    在國外，Honeywell公司已經在波音777 AIMS、波音737、波音717、MD-90、MD-10、KC-10、E-6等飛機中成功應用ARINC659底板總線，目前正在新一代空間探索系統(tǒng)中積極推廣[4]。國外對我國實行技術和產品封鎖，尚無商業(yè)化的協(xié)議處理芯片。在國內，對ARINC659總線技術應用的研究剛剛起步，個別單位開發(fā)了基于FPGA的解決方案[5-7]，這種實現方式需要占用大量系統(tǒng)資源，處理效率較低，設計復雜，功耗較大，無法滿足軍用尤其是航空惡劣環(huán)境下高可靠性等應用要求，且FPGA受制于人，國內沒有滿足軍用要求的協(xié)議處理芯片及總線收發(fā)器、總線配置工具等。

    HK659芯片具有面積小、功耗低、延遲小、功能全等特點[8]，經協(xié)議符合性測試驗證、整機應用驗證和鑒定檢驗，證明其功能、性能滿足要求，集成度、可靠性、功耗優(yōu)勢明顯，可滿足航空惡劣環(huán)境下高可靠性等應用要求，實現了新型底板總線技術的自主保障和自主可控[9]。

3 芯片驗證

    本文所設計的HK659芯片已經過虛擬原型驗證、FPGA原型驗證、ATE測試、協(xié)議符合性測試、系統(tǒng)應用驗證和定型評測，滿足ARINC659總線標準要求。具體測試內容及測試結果如表1所示。

xaxt5-b1.gif

4 總結

    本文所設計的HK659芯片是一款完全符合ARINC659協(xié)議、具有自主知識產權的協(xié)議處理芯片，該芯片設計新穎，功耗低，面積小，功能性能穩(wěn)定可靠，滿足ARINC659總線應用要求。該芯片已進行了ATE、協(xié)議符合性、系統(tǒng)應用等充分驗證。驗證結果表明，該芯片符合ARINC659標準協(xié)議要求，功能、性能滿足要求，集成度、可靠性、功耗優(yōu)勢明顯；有效地支持了新一代機載電子系統(tǒng)對新型底板總線技術的應用需求[10]。

參考文獻

[1] Airlines Electronic Engineering Committee.ARINC specification659 backplane data bus[S].USA：Aeronautical Radio，Inc，1993．

[2] 許宏杰，田澤，郭亮，等.ARINC659芯片設計與實現關鍵技術研究[J].計算機技術與發(fā)展，2014，24(3)：26-30.

[3] 張喜民.ARINC 659背板數據總線協(xié)議初探[J].電光與控制，2013，20(3)：93-97.

[4] 淮治華，田澤，夏大鵬，等.基于ARINC659總線的PMC卡設計與實現[J].計算機技術與發(fā)展，2015，25(3)：158-161.

[5] 田澤，劉寧寧，郭亮，等.ARINC659底板數據總線及關鍵技術[J].計算機應用，2013，33(S2)：49－53，56.

[6] 魏婷，張喜民.ARINC 659總線驗證平臺節(jié)點設計與實現[J].航空技術技術，2011，41(4)：118-121，127.

[7] 呂強，韓警，侯旭潔.ARINC659底板總線設計與仿真[J].電子測量技術，2014，37(12)：14-18.

[8] 強新建，田澤，淮治華.基于ARINC 659的FPGA原型驗證平臺的構建與實現[J].計算機工程與設計，2010，31(12)：2726-2728，2732.

[9] 馬寧，李玲，田澤，等.ARINC659總線協(xié)議芯片的仿真驗證[J].計算機技術與發(fā)展，2010，20(1)：205-208.

[10] 郭亮，李玲，田澤，等.ARINC659總線接口芯片的FPGA原型驗證[J].計算機技術與發(fā)展，2009，19(12)：240-242，247.

此內容為AET網站原創(chuàng)，未經授權禁止轉載。