摘要

       本文介紹了一種基于數(shù)字解調(diào)器和JESD204B接口的多通道超聲系統(tǒng)接收方案。該方案大量地降低了模擬前端(AFE)的輸出數(shù)據(jù)率，同時減少了模擬前端和數(shù)字電路之間的物理連線數(shù)目高達(dá)80%。另外，采用該種方案的超聲系統(tǒng)可以實(shí)現(xiàn)更多目標(biāo)，比如采用成本更低且計算效率較低的現(xiàn)場可編程門陣列(FPGA)、通過使用軟件波束合成和更高階多波束處理可以實(shí)現(xiàn)實(shí)時4D和高級影像模式。

簡介

隨著醫(yī)療超聲在醫(yī)學(xué)診斷領(lǐng)域的廣泛應(yīng)用，醫(yī)生對超聲系統(tǒng)的圖像質(zhì)量有了越來越高的要求，而提高圖像質(zhì)量的最重要指標(biāo)之一就是提高接收通道的信噪比。接收通道數(shù)每增加一倍，理論上來說信噪比可以提高3dB, 所以提高信噪比的一個最簡單有效的辦法就是增加通道數(shù)。目前128通道已經(jīng)成為中高端醫(yī)療超聲設(shè)備的主流配置，而192或者更多通道數(shù)會是高端設(shè)備的一個趨勢。隨著通道數(shù)的增加，模擬前端和后端數(shù)字處理部分之間的數(shù)據(jù)量和物理連線急劇增加，使得數(shù)字電路器件的端口數(shù)量、處理能力、成本以及整個接收電路設(shè)計復(fù)雜度，功耗也相應(yīng)地水漲船高。目前的超聲系統(tǒng)基本采用射頻 (RF) 波束合成的方法，輸出的數(shù)據(jù)量完全由模數(shù)轉(zhuǎn)換器 (ADC)的分辨率、采樣速率以及通道數(shù)目決定；同時超聲模擬前端(AFE)通常使用低電壓差分信號(LVDS)輸出接口，一個8通道的AFE需要8對LVDS數(shù)據(jù)線加上位時鐘和幀時鐘各一對。對于一個128通道以上的系統(tǒng)而言，數(shù)據(jù)量和物理連線非?？捎^。

本文提出了一種基于數(shù)字解調(diào)器和JESD204B的AFE前端的超聲系統(tǒng)接收通道設(shè)計方案，有效地解決了上面提及的大數(shù)據(jù)量和復(fù)雜物理連接給系統(tǒng)帶來的設(shè)計困難。。

系統(tǒng)架構(gòu)

超聲系統(tǒng)由超聲探頭（換能器）、發(fā)射電路、接收電路、后端數(shù)字處理電路、控制電路和顯示模塊等組成。圖1是128通道的基于JESD204B超聲系統(tǒng)發(fā)射和接收通道的框圖。數(shù)字處理部分，通常是在線可編程邏輯陣列(FPGA)，會根據(jù)系統(tǒng)當(dāng)前的配置和控制參數(shù)，產(chǎn)生相應(yīng)的發(fā)射波形，通過發(fā)射電路中的驅(qū)動和高壓電路產(chǎn)生高壓來激勵超聲探頭的換能器，通常是壓電陶瓷，換能器將電壓信號轉(zhuǎn)換為超聲波進(jìn)入人體，同時接收人體產(chǎn)生的回波轉(zhuǎn)換成電壓信號并傳輸至發(fā)射接收切換電路，發(fā)射接收切換電路的主要目的是防止發(fā)射高壓損壞低壓的接收模擬前端。模擬前端將輸入模擬信號進(jìn)行調(diào)理，放大，濾波，由AFE所帶的ADC轉(zhuǎn)換成數(shù)字信號，通過JESD204B高速接口送到后端數(shù)字部分進(jìn)行相應(yīng)處理，并最終生成超聲圖像。該系統(tǒng)的接收通道由128通道的發(fā)送接收切換電路，16片帶數(shù)字解調(diào)器和JESD204B接口的8通道集成AFE以及一片帶JESD204B接口的FPGA組成。

圖1. 128通道超聲發(fā)射接收電路框圖

2 新型集成數(shù)字解調(diào)器和JESD204B接口的超聲模擬前端可使數(shù)據(jù)率和接口連接線最多降低80%

圖2.AD9671功能框圖

AD9671：集成數(shù)字解調(diào)器和JESD204B接口的8通道超聲AFE

本文介紹的超聲系統(tǒng)接收電路中，選擇使用美國ADI公司的8通道集成數(shù)字解調(diào)器和JESD204B接口的超聲模擬前端AD9671芯片。它內(nèi)置8通道的可變增益放大器(VGA)、低噪聲放大器(LNA)、具有可編程相位旋轉(zhuǎn)和諧波抑制功能的連續(xù)波(CW) I/Q解調(diào)器、抗混疊濾波器(AAF)、14位模數(shù)轉(zhuǎn)換器(ADC)、用于處理數(shù)據(jù)和降低帶寬的數(shù)字解調(diào)器和抽取器，以及JESD204B接口。圖2為AD9671的功能框圖。

圖3.數(shù)字解調(diào)器框圖

數(shù)字解調(diào)器

數(shù)字解調(diào)器由基帶解調(diào)器和包含低通濾波器的基帶抽取器組成。基帶解調(diào)器將ADC輸出的RF信號通過正交解調(diào)轉(zhuǎn)換成I/Q信號，基帶抽取器將通過設(shè)置低通濾波器的帶寬濾除高頻信號，選擇保留對超聲圖像有用的信號。圖3是數(shù)字解調(diào)器的框圖。

JESD204B接口

AD9671的數(shù)字輸出接口完全遵循JESD204B，數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。AD9671的JESD204B接口可以靈活地支持1線、2線和4線模式與后端數(shù)字處理部分的FPGA進(jìn)行相連，最大可以輸出5.0Gbps的數(shù)據(jù)率。

系統(tǒng)設(shè)計與應(yīng)用

本節(jié)主要介紹基于AD9671的多通道超聲系統(tǒng)的接收電路設(shè)計，從而進(jìn)一步分析使用數(shù)字解調(diào)器和JESD204B接口對系統(tǒng)應(yīng)用帶來的好處。

接收電路設(shè)計

基于ADI的AD9671，一個32通道的接收電路模塊被設(shè)計用來驗(yàn)證系統(tǒng)的可行性，利用4個該模塊可以構(gòu)成128通道的超聲系統(tǒng)接收通道。該模塊的頂層原理圖如圖4所示。使用該模塊可以跟后端的FPGA通過專用的FMC連接器相連，進(jìn)行數(shù)據(jù)的讀取和處理，以及超聲信號的處理和圖像生成。

圖4.接收電路頂層框圖

數(shù)字解調(diào)器應(yīng)用分析

對于一個128通道的超聲系統(tǒng)，如果采用采樣速率為40 MSPS的14位ADC，使用傳統(tǒng)的RF波束合成算法，通過ADC轉(zhuǎn)換之后的RF數(shù)據(jù)直接輸出到波束合成模塊，那么在ADC輸出與實(shí)現(xiàn)波束合成的FPGA之間的數(shù)據(jù)率是14*40*128=71.68Gbps.

下面將分析采用數(shù)字解調(diào)器的優(yōu)勢。

數(shù)字解調(diào)器的基帶解調(diào)器進(jìn)行正交解調(diào)，將ADC輸出的數(shù)字化的RF信號乘以一個復(fù)數(shù)正弦信號,其中 是解調(diào)頻率，可以取為超聲探頭的中心頻率，將中心頻率下變頻到0Hz。這樣得到實(shí)部I和虛部Q數(shù)據(jù)。將此探頭中心頻率及其附近有用帶寬內(nèi)的頻率信號下變頻到一個0Hz左右后，再利用基帶抽取器中的濾波器濾除無用的頻率，保留對生成超聲圖像有用的頻段信息。

一個中心頻率是3.5MHz的探頭傳感器，經(jīng)過基帶解調(diào)和抽取之后，輸出16位格式的I和Q數(shù)據(jù)，數(shù)據(jù)速率為2 (I&Q) × 16 位 × 3.5 MHz × 128 個通道 = 14.336 Gbps。相比原來的71.68 Gbps，即使是I和Q兩個通道同時輸出，也整整減少了80%的數(shù)據(jù)率。

JESD204B接口應(yīng)用分析

對于目前多通道超聲系統(tǒng)應(yīng)用中的AFE和ADC而言，LVDS早已取代并行接口輸出，然而，對于128通道以上的超聲系統(tǒng)而言，ADC輸出的大量LVDS線的扇出問題仍然是一個讓設(shè)計工程師頭痛的問題。目前的超聲AFE基本都是8通道集成芯片，一個AFE需要輸出10對線，對于一個128通道的超聲系統(tǒng)而言，需要128/8*10=160對LVDS數(shù)據(jù)和時鐘線連接到FPGA。

下面將分析采用JESD204B接口的優(yōu)勢。

由于JESD204B采用16位數(shù)據(jù)格式輸出，并需要8到10位轉(zhuǎn)換，對于一個AFE, 8通道14位40MHz采樣率的輸出信號，數(shù)據(jù)率是20*40*8=6.4Gbps。AD9671的JESD204B接口每對線支持的最大速率是5.0Gbps，那么只需要2對線就可以完成8通道的數(shù)據(jù)輸出。那么對于一個128通道的超聲系統(tǒng)來說，所需的輸出數(shù)據(jù)線只需要128/8*2=32對。相比于160對的LVDS線，整整減少了80%的物理連線。

結(jié)論：本文介紹了一種基于AD9671的多通道超聲系統(tǒng)設(shè)計，AD9671是一款8通道帶有數(shù)字解調(diào)器和JESD204B接口的AFE。同時，本文還分別分析了在超聲系統(tǒng)中，采用這種AFE與數(shù)字解調(diào)器和JESD204B接口帶來的優(yōu)勢。與目前基于RF波束合成和LVDS接口的設(shè)計相比，模擬前端與數(shù)字處理器件之間的數(shù)據(jù)速率和接口連線均能減少80%。如果在分析中將兩種方法結(jié)合起來，則物理連接數(shù)甚至可以進(jìn)一步減少。因此，本文介紹的系統(tǒng)設(shè)計通過減少數(shù)據(jù)接口物理連線所需的電路板面積和降低計算復(fù)雜性，從而有效地簡化電路設(shè)計和軟件處理復(fù)雜性,以及降低系統(tǒng)設(shè)計成本。