《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 解決方案 > 單結(jié)晶體管的工作原理與伏安特性電路圖

單結(jié)晶體管的工作原理與伏安特性電路圖

2016-08-17
關(guān)鍵詞: ADI FPGA DSP

單結(jié)晶體管具有負(fù)租特性,其工作原理和伏安特性見(jiàn)圖1-31。

SSOFDL]A]Z7362N1Z9`W}U5.png

圖1-31中電源電壓UBB的正級(jí)接第二基極B2,負(fù)級(jí)接第一基極B1,發(fā)射極電壓UE從零逐漸增大。當(dāng)UG<ηUBB時(shí),只有很小的反向電流通過(guò)E-B1.當(dāng)UG=ηUBB+0.7(V)時(shí),對(duì)應(yīng)于封點(diǎn)電壓Up,0.7V是等效硅二極管的正向?qū)▔航?。然后管子進(jìn)入負(fù)阻區(qū)下降到古典電壓UV(一般為2~3.5V)以后,管子進(jìn)入飽和區(qū)。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話(huà)通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話(huà):010-82306118;郵箱:aet@chinaaet.com。