《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 測(cè)試測(cè)量 > 業(yè)界動(dòng)態(tài) > 實(shí)現(xiàn)精確測(cè)量?jī)纱蠓椒?/span>

實(shí)現(xiàn)精確測(cè)量?jī)纱蠓椒?

2016-07-23
來(lái)源:ZLG致遠(yuǎn)電子

  為實(shí)現(xiàn)測(cè)量數(shù)據(jù)的準(zhǔn)確性,選對(duì)合適的儀器外,測(cè)試測(cè)量方法選擇也不容小覷。

  PA功率分析儀功率單元有兩路輸入:電流和電壓。FPGA和DSP等運(yùn)算直接獲得的測(cè)量數(shù)據(jù)只有電壓和電流的ADC直接測(cè)量的結(jié)果,功率、效率、諧波等均以電壓電流測(cè)量為基礎(chǔ),通過(guò)運(yùn)算獲得的結(jié)果,如功率就是使用電壓和電流直接測(cè)量結(jié)果進(jìn)行的運(yùn)算。所以電壓電流測(cè)量的準(zhǔn)確性就顯得至關(guān)重要,導(dǎo)體的電阻率會(huì)隨溫度變化、器件老化、線路共模/串模干擾、測(cè)量走線接線方式、電路接線方式等都會(huì)影響測(cè)量結(jié)果,本文重點(diǎn)講解測(cè)量接線方式、電路接線。

  1.測(cè)量走線接線方式

  1)不規(guī)則連接--最差的接線方式

  圖 1、圖 2兩條測(cè)量線比較分散,形成很大的環(huán)路,當(dāng)環(huán)路中有變化的磁通通過(guò)時(shí),根據(jù)電磁感應(yīng)原理,將在環(huán)路中產(chǎn)生與磁通同樣變化的噪聲電壓,儀器測(cè)到的值不真實(shí)。

1.jpg

  圖 1 電壓不規(guī)則接線方式

2.jpg

  圖 2 電流不規(guī)則接線方式

  2)一般接線方式—平行走線

  圖 3、圖 4相比分散的連接方式,測(cè)量線形成的環(huán)路很小,僅限于連根線之間。

3.jpg

  圖 3 電壓平行走線接線方式

4.jpg

  圖 4 電流平行走線接線方式

  3)較好的連接方式—雙絞線

  圖 5使用雙絞線連接被測(cè)信號(hào),與平行走線相比,雙絞線把環(huán)路細(xì)分到每個(gè)絞合環(huán),相鄰的絞合環(huán)對(duì)外部磁場(chǎng)產(chǎn)生相反的噪聲電壓從而抵消掉。

5.jpg

  圖 5 電壓雙絞線接線方式

6.jpg

  圖 6 電流雙絞線接線方式

  4)理想的接線方式—同軸電纜

  圖 7、圖 8對(duì)稱的同軸電纜外層導(dǎo)體中心與內(nèi)導(dǎo)體重合,等效面積為0,因此有很好的磁場(chǎng)屏蔽效果。

7.jpg

  圖 7 電壓同軸電纜接線方式

8.jpg

  圖 8 電流同軸電纜接線方式

  2.電路連接接線方式

  功率耗損影響

  使用和負(fù)載匹配的接線方式可以降低功率損耗對(duì)測(cè)量精度的影響,以下是考慮電源和負(fù)載電阻的情況。參考前期微信文檔《功率測(cè)量?jī)x器的“特征阻抗”》中電流表損耗定義

  112.png

  ,電壓表和電流表內(nèi)阻乘積平方根暫且稱為儀器的“功率特征阻抗”111.jpg,當(dāng)負(fù)載電阻RL>RP時(shí),電壓表?yè)p耗大,推薦電流表內(nèi)接法, 當(dāng)負(fù)載電阻RL<RP,電流表?yè)p耗大,推薦電流表外接法。

  舉例PA5000,電壓輸入阻抗Rv約2MΩ,電流輸入阻抗Ri約100mΩ,電流量程選擇1A,電壓量程選擇300V,電壓電流功耗函數(shù)圖 9,此時(shí)Rp=200,當(dāng)負(fù)載電阻RL約大于447.2Ω時(shí),推薦電流表內(nèi)接,反之外接,示意圖圖 10。

9.jpg

  圖 9 電壓電流表功率損耗函數(shù)圖

10.jpg

  圖 10 內(nèi)外接判定標(biāo)準(zhǔn)圖

  1)電流表外接---測(cè)量較大電流

  將電壓測(cè)量回路連到近負(fù)載一側(cè)。電流測(cè)量回路測(cè)得流經(jīng)負(fù)載的電流IL和流經(jīng)電壓測(cè)量回路的電流IU之和。因?yàn)闇y(cè)量回路電流為IL,所以誤差僅為IU,對(duì)測(cè)量精度的影響為IU/IL。

11.jpg

  圖 11 電流表外接圖

  2)電流表內(nèi)接--測(cè)量小電流

  將電流測(cè)量回路接到近負(fù)載端。電壓測(cè)量回路測(cè)得的電壓等于負(fù)載電壓eL和電流表兩端的電壓eI之和。因?yàn)闇y(cè)量回路電壓為eL,誤差為eI。對(duì)測(cè)量精度的影響為RI/RL 。

12.jpg

  圖 12 電流表內(nèi)接

  雜散電容的影響

  將儀器的電流輸入端子連接到接近電源接地電位的一端,可以降低雜散電容對(duì)測(cè)量精度的影響。

  電壓測(cè)量回路和電流測(cè)量回路內(nèi)部結(jié)構(gòu)圖,如圖 13,因?yàn)橥獠繖C(jī)箱與屏蔽盒絕緣,所以存在雜散電容Cs。而誤差正是由該雜散電容產(chǎn)生的電流形成的。

13.jpg

  圖 13 測(cè)量回路內(nèi)部結(jié)構(gòu)圖

  作為舉例,將考慮電源的一端和外部機(jī)箱接地的情況。

  這種情況下可以考慮2種電流,負(fù)載電流IL和通過(guò)雜散電容的電流ICs如圖 15虛線所示,IL從電流測(cè)量回路流經(jīng)負(fù)載回到電源。如點(diǎn)劃線所示,ICs從電流測(cè)量回路流經(jīng)雜散電容、外部機(jī)箱接地回到電源。

  因此,在電流測(cè)量回路即使只測(cè)量IL,得到的也是IL與ICs的和(矢量和),誤差僅為ICs。假設(shè)施加于Cs的電壓是VCs (共模電壓),可以通過(guò)以下公式求取ICs。因?yàn)镮Cs相位超前電壓90°,所以功率因數(shù)越小,ICs對(duì)測(cè)量精度的影響就越大。ICs= VCs × 2πf × Cs。

14.jpg

  圖 14 電流輸入端子連到靠近電源高端

15.jpg

  圖 15 雜散電容帶來(lái)影響

  如果將電流輸入端子連到靠近電源地電位的一端,如圖 11,電流測(cè)量回路的低端(LO)接近地電位,VCs約等于零,ICs幾乎不流通。這樣就降低了對(duì)測(cè)量精度的影響。

  電壓正反接影響

  1)電壓反接

  接地的信號(hào)源電壓加在屏蔽殼對(duì)地電容Cs上,形成額外的泄露電流ICs,在信號(hào)源內(nèi)部和LO測(cè)試線阻抗上造成壓降。

16.jpg

  圖 16 電壓反接

  2)電壓正接

  信號(hào)源電壓加在屏蔽殼對(duì)地電容上的電壓很小,ICs為零,沒(méi)有額外的泄露電流。

17.jpg

  圖 17 電壓正接

  綜上,為了實(shí)現(xiàn)精確測(cè)量,測(cè)量走線選用雙絞線或者同軸電纜,根據(jù)實(shí)際情況選擇適合的接線方式,電壓高端和低端確保不接反。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。