摘要：

　　·優(yōu)化的 Mentor? 驗證、實施和測試工具與方法將有助于雙方客戶使用 ARM?IP 進行設(shè)計

　　·多年訂購協(xié)議讓 Mentor 可盡早獲得 ARMv8-A 和 ARMv7-A 架構(gòu)、ARM Mali? 圖形處理器、ARM CoreLink? 系統(tǒng) IP、ARM Artisan? 物理 IP 和 ARM POP? IP

　　·協(xié)議涉及 Veloce? 硬件仿真平臺、Questa? 驗證平臺、RealTime Designer? 和 Olympus-SoC? Netlist-to-GDSII 系統(tǒng)，以及 Tessent? 產(chǎn)品套件

　　美國俄勒岡州威爾遜維爾和英國劍橋，2016 年 2 月 25 日 - Mentor Graphics 公司（納斯達克代碼：MENT）已與 ARM（倫敦證券交易所代碼：ARM；納斯達克代碼：ARMH）簽訂一份多年訂購協(xié)議，以盡早獲得各種 ARM IP 和相關(guān)技術(shù)。Mentor 將借此機會優(yōu)化其基于 ARM 的片上系統(tǒng) (SoC) 設(shè)計工具和方法。Mentor 將獲得可用于 ARMv8-A 和 ARMv7-A 架構(gòu)的 ARM Cortex?處理器、ARM Mali 圖形處理器（GPU）、ARM CoreLink 系統(tǒng) IP、ARM Artisan 物理 IP 和 ARM POP IP，以實施硬件加速。

　　“我們與 Mentor Graphics 密切合作，幫助全球最先進的電子公司打造一系列引領(lǐng)市場的產(chǎn)品，”ARM 執(zhí)行副總裁兼產(chǎn)品組總裁 Pete Hutton 說道。“這一協(xié)議讓我們能更好地為雙方的客戶提供用于全面的 SoC 設(shè)計、實施和驗證更具競爭力的工具?！?/p>

　　通過此協(xié)議，Mentor 可以在常規(guī)發(fā)布前優(yōu)化其 ARM IP 流程和工具。這將使 Mentor 的客戶能在其設(shè)計中加入最新的 ARM IP，相信其驗證、實施和測試環(huán)境已達最優(yōu)化，并且還能使其最新 ASIC 和 FPGA 設(shè)計的性能和功能都達到最高水平。

　　與 ARM 生態(tài)系統(tǒng)中的許多公司一樣，AARM 也采用了 Mentor Enterprise Verification Platform? (EVP)，包括 Veloce 和 Questa 平臺，以驗證新處理器 IP 和系統(tǒng) IP 設(shè)計。對于數(shù)字設(shè)計實現(xiàn)，該協(xié)議將有助于 Mentor 優(yōu)化針對基于 ARM 設(shè)計的 RealTime Designer 物理 RTL 綜合和 Olympus-SoC Place & Route 解決方案。對于 IC 測試生成，還將提供針對 Tessent MemoryBIST、LogicBIST 和 TestKompress? 流程進行特定處理器優(yōu)化，這種優(yōu)化未來會被廣泛使用。

　　“Mentor 和 ARM 已經(jīng)合作多年，共同協(xié)助領(lǐng)先的半導(dǎo)體公司將基于 ARM 的產(chǎn)品推向市場，”Mentor Graphics營銷副總裁 Brian Derrick 說道?！斑@一協(xié)議促使我們雙方合作邁入更深層次，可以更加優(yōu)化雙方產(chǎn)品，當(dāng)我們的客戶需要生產(chǎn)低功耗、高性能的 IoT、移動和其他市場的下一代產(chǎn)品時，我們能為其提供更大的成功保障?！?/p>