摘  要： 隨著電子產(chǎn)品小型化以及復(fù)雜化的發(fā)展，電源完整性的設(shè)計已經(jīng)成為了制約高速電路設(shè)計成敗的關(guān)鍵因素之一。能夠正確地測試到電源完整性參數(shù)對于產(chǎn)品調(diào)試來說是最根本、最重要的一部分。為了能夠獲取精確測試電源完整性參數(shù)，從測試設(shè)備以及被測物兩個角度出發(fā)，結(jié)合原理分析以及建模仿真的方法，得出了電源完整性測試的正確方法，并且提供了測試步驟。
　　關(guān)鍵詞： 高速電路；電源完整性；仿真設(shè)計；信號完整性
0 引言
　　隨著電子技術(shù)的飛速發(fā)展，電子元器件正朝著微型化、高集成度、多功能化、高功率密度的方向發(fā)展。后摩爾時代，集成電子器件的規(guī)模越來越大，一個芯片核中集成幾十億只晶體管，由此帶來芯片的時鐘頻率不斷提高，供電電壓在不斷降低，相應(yīng)的功率和電流量級顯著提高。供電電路的品質(zhì)或者說電源完整性的測試與驗證，正愈來愈成為影響設(shè)計成敗的關(guān)鍵因素。本文將結(jié)合仿真分析的方法，介紹一種電源完整性的測試方法。
1 電源完整性測試的現(xiàn)狀
　　電源完整性是指電源供給的準(zhǔn)確性和穩(wěn)定性。實際的電路設(shè)計中，由于晶體管的開關(guān)以及實際互連線的特性等原因?qū)е码娫丛谝欢ǚ秶鷥?nèi)波動。當(dāng)實際供電值高于波動上限時，就會引起芯片工作的可靠性問題；當(dāng)實際供電值低于下限時會導(dǎo)致芯片的工作性能降低甚至不能工作；當(dāng)電壓波動幅度較大時，可能會直接影響相關(guān)電路的信號質(zhì)量[1]?；谏鲜鲞@些問題，隨著單板高速高密度的發(fā)展，電源完整性已經(jīng)成為制約設(shè)計的一個重要因素。在硬件設(shè)計和調(diào)測過程中，必須首先保證電源電路高質(zhì)量工作。高速電路的設(shè)計復(fù)雜性使得電源完整性的測試工作也變得很困難。電路中電源的可測試點繁多，對于只有幾十毫伏的電源波動，不同的工程師也往往會得到不同的結(jié)果。因此如何采用正確的測試方法對電源完整性進行測試分析成為設(shè)計保證的前提。
2 電源完整性測試方法分析
　　2.1 電源測試的主要參數(shù)
　　PCB板上實現(xiàn)的電源網(wǎng)絡(luò)結(jié)構(gòu)比較復(fù)雜，其中包括供電芯片、負(fù)載芯片、濾波電容、互連走線以及各部分的寄生參數(shù)等，電源網(wǎng)絡(luò)的等效電路圖如圖1所示。

　　判定電源品質(zhì)是否滿足要求的標(biāo)準(zhǔn)簡單直接，可以直接測試電源信號的直流電平與噪聲波動總和滿足芯片要求的最大/最小范圍。雖然判定標(biāo)準(zhǔn)很簡單，真實地測試到電源信號卻很困難。按照工程實際經(jīng)驗，電源測試主要是紋波噪聲和直流壓降兩部分。直流壓降的測試是通常工作的慣例相對容易實現(xiàn)，以下將主要介紹電源紋波噪聲的測試。
　　理想的供電系統(tǒng)中所提供的電壓是一個恒定的值，但在實際單板內(nèi)，電源是圍繞這個恒定隨時間波動著的，這就是電源紋波噪聲。從圖1所示的電壓調(diào)節(jié)模塊（Voltage Regulator Module，VRM）端開始分析，線性電源其本身引入的噪聲并不大；對于開關(guān)電源而言，由于MOS管的開和關(guān)都是時間的時常數(shù)，會引入一個與開關(guān)頻率相對應(yīng)的電壓波動，這個波動就是電源紋波（如圖2所示）。對于負(fù)載芯片而言，目前的大規(guī)模集成電路中包含了大量的晶體管，而這些晶體管的開關(guān)時刻以及開關(guān)速度也有所不同，負(fù)載的電流噪聲就變得很復(fù)雜，在相應(yīng)的頻段就會產(chǎn)生相應(yīng)的電源波動；除此之外，相鄰電源平面之間的相互干擾也會引起電源的波動。上述內(nèi)容就構(gòu)成了電源噪聲[2]，如圖2所示。通過以上對電源的分析可以看出，不同電路電源紋波噪聲的測試比較困難，下面將詳細(xì)分析并介紹電源紋波的測試方法。

　　2.2 測試點的選取
　　理想情況下，整個電源平面的電壓值都是相同的。但是由于衰減、距離噪聲源的遠(yuǎn)近、濾波電路放置等原因，電源輸出端和負(fù)載輸入端的紋波噪聲是有一定差別的。如果要測試電源芯片輸出特性，那就直接在電源芯片輸出電容附近進行測試；如果要測試負(fù)載芯片的輸入電源特性時，那就一定是要在距離負(fù)載芯片管腳最近的地方進行測試[3]。
　　盡管范圍已經(jīng)縮小，但是電源網(wǎng)絡(luò)在單板上面的可測試點還是很多，不同的人會選取不同的方案，如電源模塊的輸出點、濾波電容、上拉電阻、用電芯片的電源管腳等[4]。參與過實際測試的工程師會發(fā)現(xiàn)每個測試點的測試結(jié)果都會有一定差別，有時差別會非常大，那么哪個點的測試結(jié)果是最真實的需要詳細(xì)探究。通過信號完整性的一般知識可知，一般上拉電阻都是作為數(shù)字信號的匹配器件使用，因此與其相連的數(shù)字信號鏈路會對這個電源造成一定的影響，無法作為芯片供電的測試點；電源輸出管腳以及負(fù)載芯片的用電管腳通常因封裝焊接等因素而無法測試到[5]。綜上，應(yīng)該選取濾波電容作為電源測試點使用。但是單板中的濾波電容非常多，且分布的區(qū)域較大，具體測試點的選取需要通過仿真來確定。
　　本文使用安捷倫公司的ADS（Advanced Design System）進行仿真，以恒流源代替供電、以交流電流源代替負(fù)載，中間的供電通道采用RLC等效電路代替，如圖3所示。通過電路中的等效測試點，對比各個點測試的差異。圖4為電源測試點選取仿真分析結(jié)果。

　　在圖4的6個測試點的仿真結(jié)果中，u1、u3是代表真實的源端、末端的電源噪聲，這里作為參考；u2、u4是電源輸出管腳或者負(fù)載電源管腳附近的濾波電容處的結(jié)果，從圖中可以看出，這兩點電壓與實際電壓差別非常大；u5、u6是電源輸出管腳或者負(fù)載電源管腳附近的濾波電容焊盤處（未焊接電容器）的結(jié)果，從圖中也可以看出這兩點的電壓與參考值基本一致。分析其原因，由于電源紋波噪聲都是交流信號，從而電容器上面有電流留過，因此在電感上面會產(chǎn)生一定的壓降；而當(dāng)不焊接電容時，雖然有焊盤帶來的電感，但是由于電感上無電流流過，因此焊盤處的電壓值就等效于參考電壓。
　　通過上述的分析，對與電源測試點的選取，在測試電源紋波噪聲時，可以在制作PCB（印制電路板）時預(yù)留專門的測試焊盤，也可以通過把單板上需要的測試點附近的某個電容器拆掉測試。
　　2.3 測量儀器的選擇
　　電源完整性的測試，需要根據(jù)其波動頻率、低幅度等特性選擇測試儀器。
　　當(dāng)需要測試電源的輸出特性時：電源的輸出噪聲通常是由于MOS管的開關(guān)所引起的，而電源的開關(guān)頻率通常都在20 MHz以下，為了能夠隔離負(fù)載的高頻噪聲以及測試引入的高頻噪聲，需要選擇帶寬較低（或可限制帶寬）的示波器進行電源紋波測量。
　　當(dāng)需要測試負(fù)載芯片的輸入電源特性時：由于負(fù)載芯片中，晶體管的開關(guān)速度及開關(guān)時刻不同，直接影響了負(fù)載噪聲的帶寬。為了能夠真實地反映出芯片所感受到的電源紋波噪聲，就需要根據(jù)芯片中信號的最高帶寬來選擇。隨著工藝的不斷進步，MOS管的開關(guān)速度也越來越快，信號的帶寬也就相應(yīng)地越來越寬，因此在測試負(fù)載噪聲時一定要選擇相應(yīng)的測量儀器。
　　在選擇測試探頭時，不但要注意探頭的帶寬與示波器相匹配，同時探頭自身的特點會引入很多寄生參數(shù)，需要特別分析。通常測試電源會選用單端探頭和同軸電纜。
　　單端探頭的等效圖如圖5所示，其主要特性有：探頭中包含了一個pf級的電容以及M?贅級的電阻，會引入寄生參數(shù)；探頭的接地線一般比較長，并且沒有與信號線緊耦合，會引入較大的回流電感；探頭在測試時是用針頭直接點在被測點的，測試的穩(wěn)定度非常差，會引入額外的電源波動。

　　同軸電纜的主要特性有：使用SMA等接頭直接與示波器連接，與探頭的連接方式相同；僅僅是一段線纜，與探頭的電纜相當(dāng)；沒有引入額外的寄生參數(shù)；信號與地一直保持緊耦合狀態(tài)；同軸電纜可以直接焊接在被測點上，穩(wěn)定性非常好。
　　通過兩種探頭的對比可以得出，為了保證測試的正確性和精度，選擇同軸電纜更加可靠。
　　2.4 測試步驟
　　綜合以上對電源完整性測試的原理和測試設(shè)備的分析，下面以測試某FPGA的核電源的紋波噪聲測試為例，電源紋波的測試方法和步驟如下：
　?。?）準(zhǔn)備示波器一臺、同軸電纜若干、供電電源一個、被測單板若干。
　?。?）把同軸電纜焊接到FPGA背面的濾波電容處，至少在此網(wǎng)絡(luò)上面找3個點。
　?。?）搭好設(shè)備以及測試系統(tǒng)，讓被測器件工作在最大負(fù)載電流的情況下。
　?。?）示波器設(shè)置：
　　設(shè)置示波器工作在auto模式；
　　設(shè)置示波器工作在AC模式或者設(shè)置被測通道的偏置為直流電壓（如果已經(jīng)接了隔直器可以省略此步驟）；
　　設(shè)置示波器的電壓幅度為mV級別（根據(jù)實際測試結(jié)果，目的是使得測試波形至少占滿屏幕的80%）；
　　設(shè)置示波器的時間為ms級別，以便能夠捕捉到更全面的信息。
　?。?）把步驟（2）中選擇的3個測試點上的測試結(jié)果取平均值即可做為測試結(jié)果。
　　圖6即為通過上述測試方法得到的測試波形。

3 結(jié)論
　　本文通過對電源配送網(wǎng)絡(luò)進行詳細(xì)剖析，并結(jié)合仿真驗證的方法，確定了電源完整性的正確測試方法。通過正確地測試電源完整性的參數(shù)，可以真實地反映單板中電源的工作性能，從而能夠更有力地判斷其對于整個單板的工作性能、穩(wěn)定性、可靠性等方面的影響，為實際高速電路的電源完整性測試提供幫助。
       參考文獻(xiàn)
　　[1] SWAMINATHAN M， ENGIN A E. 芯片及系統(tǒng)的電源完整性建模與設(shè)計[M].李玉山，張木水，等，譯.北京：電子工業(yè)出版社，2008.
　　[2] 張木水，李玉山.信號完整性分析與設(shè)計[M].北京：電子工業(yè)出版社，2010.
　　[3] 張麗靜，嚴(yán)英敏，趙霞.基于DSP的中頻電源測試系統(tǒng)設(shè)計[J].電子設(shè)計工程，2010，6（6）：186.
　　[4] 白同云．高速PCB電源完整性研究[J]．中國電子科學(xué)研究院學(xué)報，2006，1（1）：22-30.
　　[5] 盧俊郎，魏遜泰，唐子強，等．多層板電源完整性分析與應(yīng)用[J]．電子技術(shù)，2005，43（2）：41-44.