《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 電荷泵鎖相環(huán)的相位噪聲研究
電荷泵鎖相環(huán)的相位噪聲研究
2016年電子技術(shù)應(yīng)用第1期
童姣葉，李榮寬，何國(guó)軍
電子科技大學(xué) 電子工程學(xué)院，四川 成都611730
摘要： 傳統(tǒng)的計(jì)算鎖相環(huán)相位噪聲方法沒(méi)有考慮熱噪聲、閃爍噪聲及基準(zhǔn)噪聲等影響因素，且不能較好地對(duì)應(yīng)于實(shí)際電路。為了更好地解決這個(gè)問(wèn)題，提出了一種簡(jiǎn)單的方法先分別計(jì)算各影響因素引起的相位噪聲，然后獲得比較實(shí)用的鎖相環(huán)電路的總相位噪聲。該方法使用特殊的疊加理論，統(tǒng)一各影響因素在一個(gè)實(shí)際的鎖相環(huán)電路中的相位噪聲傳遞函數(shù)，從而得到鎖相環(huán)的總相位噪聲。為了驗(yàn)證提出的計(jì)算公式的有效性，用標(biāo)準(zhǔn)的CMOS 0.25 μm工藝設(shè)計(jì)了輸出時(shí)鐘為48 MHz的電荷泵鎖相環(huán)。仿真結(jié)果表明，實(shí)現(xiàn)了帶內(nèi)相位噪聲低于-88.6 dBc/Hz，帶外相位噪聲為-108.4 dBc/Hz@1 MHz。這些電路仿真結(jié)果與理論計(jì)算結(jié)果基本一致，它們的絕對(duì)誤差低于2.54 dBc/Hz。
中圖分類(lèi)號(hào)： TN432
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.2016.01.006
中文引用格式： 童姣葉，李榮寬，何國(guó)軍. 電荷泵鎖相環(huán)的相位噪聲研究[J].電子技術(shù)應(yīng)用，2016，42(1)：28-30.
英文引用格式： Tong Jiaoye，Li Rongkuan，He Guojun. Study on phase noise of charge-pump phase-locked loops[J].Application of Electronic Technique，2016，42(1)：28-30.
Study on phase noise of charge-pump phase-locked loops
Tong Jiaoye，Li Rongkuan，He Guojun
School of Electronic Engineering，University of Electronic Science and Technology of China，Chengdu 611730，China
Abstract： Conventional methods of calculating the phase noise usually can′t correspond well with the actual practical circuit without taking into account of thermal noise, flicker noise, shot noise, substrate noise, etc. In order to address the problem, a simple unified method was proposed to calculate the phase noise caused by the affecting factors respectively and then obtain the final total phase noise of an actual practical PLL circuit. The method adopted a special superposition theory to unify all the phase noise transfer functions of the affecting factors in a practical PLL circuit. The unification of the transfer functions enables the total phase noise to be obtained by simple calculation. To verify the effectiveness of the derived formula, an output clock of 48 MHz charge-pump PLL is implemented using a standard 0.25 μm CMOS technology. The simulation results show that the in-band phase noise of -88.6 dBc/Hz and the out-of-band phase noise of -108.4 dBc/Hz at 1 MHz offset are achieved. These circuit simulation results were correlated very well with the theoretical calculation results with an absolute error of less than 2.54 dBc/Hz.
Key words : charge pump phase-locked loop；transfer functions；phase noise

0 引言

    隨著集成電路技術(shù)的迅猛發(fā)展，電荷泵鎖相環(huán)(CP-PLL)由于具有易于集成、低功耗、低抖動(dòng)等優(yōu)點(diǎn)，被廣泛應(yīng)用于通信系統(tǒng)、無(wú)線電系統(tǒng)、自動(dòng)控制的時(shí)鐘數(shù)據(jù)恢復(fù)、頻率合成、時(shí)鐘同步等領(lǐng)域。它的噪聲源主要分為兩類(lèi)：(1)參考源的相位噪聲；(2)鎖相環(huán)各個(gè)模塊的內(nèi)部噪聲。然而，如果不能對(duì)電荷泵鎖相環(huán)的輸出信號(hào)的相位噪聲進(jìn)行計(jì)算，必須等芯片流片后用昂貴的頻譜儀來(lái)測(cè)量。為較大程度上節(jié)約設(shè)計(jì)成本，有必要對(duì)電荷泵鎖相環(huán)的相位噪聲研究，預(yù)估相位噪聲是否達(dá)到設(shè)計(jì)指標(biāo)。

    國(guó)內(nèi)外已發(fā)表大量關(guān)于鎖相環(huán)的相位噪聲分析文獻(xiàn)。文獻(xiàn)[1-3]雖然是對(duì)鎖相環(huán)系統(tǒng)的相位噪聲進(jìn)行分析，但僅僅給出壓控振蕩器的相位噪聲計(jì)算公式；文獻(xiàn)[4]只是簡(jiǎn)要介紹了鎖相環(huán)系統(tǒng)相位噪聲的分析方法，并沒(méi)有進(jìn)行更深入的研究。本文將詳細(xì)分析并計(jì)算電荷泵鎖相環(huán)系統(tǒng)的相位噪聲。

1 鎖相環(huán)系統(tǒng)的相位噪聲

    鎖相環(huán)系統(tǒng)中各個(gè)模塊都會(huì)引入噪聲到環(huán)路中，但可以利用傳遞函數(shù)來(lái)分析各噪聲源在系統(tǒng)中的特性。

1.1 鎖相環(huán)系統(tǒng)的噪聲源模型

    鑒頻鑒相器、電荷泵和環(huán)路濾波器每個(gè)模塊PSS收斂困難[5]，因此本文將這三個(gè)模塊作為整體來(lái)進(jìn)行分析。帶有噪聲源的鎖相環(huán)線性模型，如圖1所示。

wdz5-t1.gif

    由圖1可以得到噪聲方程：

    wdz5-gs1.gif

wdz5-gs2-6.gif

wdz5-t2.gif    由信號(hào)系統(tǒng)理論可得：式(3)、式(6)相同為低通函數(shù)；式(4)為帶通函數(shù)；式(5)為高通函數(shù)，并且幅度為1。

1.2 鎖相環(huán)相位噪聲的計(jì)算

    本文采用的是二階無(wú)源環(huán)路濾波器，如圖2所示。

    則：wdz5-gs7.gif 

上式中Ip為電荷泵電流，KVCO為振蕩器的靈敏度。

    因此，由多個(gè)噪聲源引起的噪聲疊加原理[9]可得：

    wdz5-gs8-13.gif

    則可以得到鎖相環(huán)的總相位噪聲計(jì)算公式：

    wdz5-gs14.gif

    由式(10)~式(14)可以計(jì)算出電荷泵鎖相環(huán)系統(tǒng)的相位噪聲。

    鎖相環(huán)系統(tǒng)的相位噪聲環(huán)路帶寬內(nèi)主要由參考源相位噪聲決定，環(huán)路帶寬外主要由壓控振蕩器的相位噪聲決定[4]。由文獻(xiàn)[6-8]可以得到壓控振蕩器的計(jì)算公式：

wdz5-gs15-16.gif

2 仿真結(jié)果

    本文的電荷泵鎖相環(huán)設(shè)計(jì)參數(shù)：fREF=6 MHz，Ip=20 mA，C1=6.2 pF，C2=55.8 pF，KVCO=10.1 MHz/V，f0=48 MHz，N=8。圖3是電荷泵鎖相環(huán)各個(gè)噪聲源的傳遞函數(shù)，圖中：1為θref(s)和θd(s)的傳遞函數(shù)，2為鑒頻鑒相器、電荷泵和環(huán)路濾波器噪聲vnf(s)的傳遞函數(shù)，3為θVCO(s)的傳遞函數(shù)。從圖3中可以看出1為低通函數(shù)，2為帶通函數(shù)，3為高通函數(shù)，fc為帶寬。圖4是電荷泵鎖相環(huán)的各個(gè)噪聲源，圖中：1為參考源噪聲源θref，2為鑒頻鑒相器、電荷泵和環(huán)路濾波器噪聲源vnf，3為壓控振蕩器噪聲源θVCO，4為分頻器噪聲源θd。電荷泵鎖相環(huán)的相位噪聲主要由參考源相位噪聲和壓控振蕩器的相位噪聲決定。

wdz5-t3.gif

wdz5-t4.gif

    用Cadence軟件對(duì)整個(gè)鎖相環(huán)系統(tǒng)進(jìn)行Spectre仿真，得到的相位噪聲如圖5所示。在Matlab中的理論計(jì)算曲線如圖6所示，曲線1是參考源的的相位噪聲通過(guò)鎖相環(huán)系統(tǒng)環(huán)路后的相位噪聲；曲線2是電壓噪聲通過(guò)系統(tǒng)環(huán)路的相位噪聲；曲線3是VCO的相位噪聲通過(guò)鎖相環(huán)系統(tǒng)環(huán)路后的相位噪聲；曲線4是分頻器的相位噪聲通過(guò)系統(tǒng)環(huán)路后的相位噪聲；曲線5是整個(gè)鎖相環(huán)系統(tǒng)環(huán)路總的擬合相位噪聲；曲線6是系統(tǒng)環(huán)路通過(guò)Spectre仿真得到的相位噪聲。將此Spectre仿真的總相位噪聲導(dǎo)入Maltab中進(jìn)行比較，以驗(yàn)證計(jì)算公式的正確。由式(10)～式(13)得出的各個(gè)噪聲源的噪聲經(jīng)過(guò)環(huán)路后的相位噪聲，再由式(14)計(jì)算得出總的相位噪聲，并將Spectre仿真得到的CP-PLL總相位噪聲導(dǎo)入其中進(jìn)行對(duì)比，如圖6所示。在圖中，曲線1是參考源的相位噪聲通過(guò)CP-PLL系統(tǒng)環(huán)路的相位噪聲；曲線2是PFD&CP&LPF的電壓噪聲通過(guò)CP-PLL系統(tǒng)環(huán)路的相位噪聲；曲線3是VCO的相位噪聲通過(guò)CP-PLL系統(tǒng)環(huán)路的相位噪聲；曲線4是分頻器的相位噪聲通過(guò)CP-PLL系統(tǒng)環(huán)路的相位噪聲；曲線5是CP-PLL系統(tǒng)環(huán)路的擬合相位噪聲；曲線6是CP-PLL系統(tǒng)環(huán)路的Spectre相位噪聲。由Matlab擬合出的總相位噪聲曲線與Spectre仿真得到的總相位噪聲基本吻合，最大誤差不超過(guò)2.54 dBc/Hz。因此，可以由本文的模型和計(jì)算方法進(jìn)行相位噪聲的優(yōu)化研究。

wdz5-t5.gif

wdz5-t6.gif

3 結(jié)論

    本文詳細(xì)推導(dǎo)了四級(jí)差分環(huán)形振蕩器的相位噪聲計(jì)算公式，給出了差分環(huán)形振蕩器延遲單元的電流模噪聲模型?；诖四Ｐ偷玫降南辔辉肼曈?jì)算公式，更準(zhǔn)確地預(yù)估環(huán)形振蕩器的相位噪聲。

    在CMOS 0.25 μm工藝下，設(shè)計(jì)了整數(shù)型48 MHz的鎖相環(huán)系統(tǒng)。通過(guò)Matlab進(jìn)行設(shè)計(jì)和優(yōu)化系統(tǒng)的參數(shù)，建立了各噪聲源的仿真電路模型，用Spectre仿真得到各噪聲源的相位噪聲 (電壓噪聲) 。同時(shí)，比較和分析了Matlab模擬的相位噪聲與Spectre仿真得到的鎖相環(huán)總的相位噪聲，并研究了各噪聲源對(duì)系統(tǒng)相位噪聲的影響，實(shí)現(xiàn)了帶內(nèi)相位噪聲低于-88.6 dBc/Hz，帶外相位噪聲為-108.4 dBc/Hz@1MHz。這些電路仿真結(jié)果與理論計(jì)算結(jié)果基本一致，它們的絕對(duì)誤差低于2.54 dBc/Hz。

參考文獻(xiàn)

[1] 畢勝蘭，戴宇杰，張小興.電荷泵鎖相環(huán)系統(tǒng)相位噪聲分析[J]．南開(kāi)大學(xué)學(xué)報(bào)，2008，41(3)：101-104．

[2] 孫添平.電荷泵鎖相環(huán)的設(shè)計(jì)及其相位噪聲優(yōu)化[D]．武漢：華中科技大學(xué)，2007．

[3] 趙春．基于噪聲分析的電荷泵鎖相環(huán)設(shè)計(jì)[D]．成都：電子科技大學(xué)，2002．

[4] Ali Hajimiri．Noise in Phase-Locked Loops[C]．Mixed-Signal Design，2001，SSMSD.2001 Southwest Symposium on，2001：1-6．

[5] 張濤．鎖相環(huán)頻率合成器建模、設(shè)計(jì)與實(shí)現(xiàn)[D]．武漢：華中科技大學(xué)，2006．

[6] Ali Hajimiri，LEE T H．A general theory of phase noise in electrical oscillators[J]．Solid-Stote Circuits，IEEE Journal of，1998，33(2)：179-194．

[7] Hajimiri A，LIMOTYRAKIS S，LEE T H．Jitter and phase noise in ring oscillators[J]．Solid-Stote Circuits，IEEE Journal of，1999，34(6)：790-804．

[8] Ali Hajimiri．Jitter and Phase Noise in Electrical Oscillators[D]．Stanford：electrical engineering from Stanford University，1998．

[9] 李煒．鎖相環(huán)電路的設(shè)計(jì)及相位噪聲分析[D]．天津：天津大學(xué)，2005．

[10] 嚴(yán)杰鋒．電荷泵鎖相環(huán)的模型研究和電路設(shè)計(jì)[D]．上海：復(fù)旦大學(xué)，2006．

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。