日前， Cadence 公司宣布正式推出 Cadence? Palladium? Z1 企業(yè)級(jí)硬件仿真加速平臺(tái)，這是業(yè)內(nèi)第一個(gè)數(shù)據(jù)中心級(jí)硬件仿真加速器，仿真處理能力是上一代產(chǎn)品的 5 倍，平均工作負(fù)載效率比最直接競爭對手高出 2.5 倍。

       Palladium Z1 平臺(tái)憑借企業(yè)級(jí)的可靠性和可擴(kuò)展性，最多能同時(shí)處理 2304 個(gè)并行作業(yè)，容量可擴(kuò)展到 92 億門，充分滿足市場對硬件仿真加速技術(shù)不斷發(fā)展的需求。這種硬件仿真加速技術(shù)被全球設(shè)計(jì)團(tuán)隊(duì)有效地用于驗(yàn)證日趨復(fù)雜的系統(tǒng)級(jí)芯片 (SoC)。

       據(jù)Cadence公司硬件系統(tǒng)驗(yàn)證部門產(chǎn)品營銷總監(jiān)Michael Young介紹，Palladium Z1 企業(yè)級(jí)硬件仿真加速平臺(tái)可以真正實(shí)現(xiàn)數(shù)據(jù)中心資源利用率最大化，采用基于機(jī)架的刀片式架構(gòu)，提供企業(yè)級(jí)的高可靠性；占地面積縮小至 Palladium XP II 平臺(tái)的 92%，但容量密度卻達(dá)到 Palladium XP II 平臺(tái)的 8 倍。Palladium Z1 平臺(tái)針對仿真資源利用率進(jìn)行了專門優(yōu)化，并且在運(yùn)行時(shí)段提供了獨(dú)有的虛擬外設(shè)重定位功能和有效資源自動(dòng)分配功能，從而避免了重新編譯。通過獨(dú)一無二的海量并行處理器架構(gòu)，Palladium Z1 平臺(tái)的用戶粒度優(yōu)于最直接競爭對手 4 倍。

除此之外，Palladium Z1 平臺(tái)還包括其他主要特性和優(yōu)點(diǎn)：

       1、每個(gè)仿真周期的功耗不到 Palladium XP II 平臺(tái)的三分之一，其主要原因在于功率密度最高下降44%，平均系統(tǒng)利用率和并行用戶數(shù)均提高 2.5 倍，作業(yè)排隊(duì)周轉(zhuǎn)時(shí)間大幅縮短，只有 Palladium XP II 平臺(tái)的五分之一，單個(gè)工作站上的編譯速度高達(dá) 1.4 億門／小時(shí)，調(diào)試深度和上傳速度都有大幅度提高。

       2、利用獨(dú)有的虛擬外設(shè)重定位功能對外部接口進(jìn)行完全虛擬化。支持精確地遠(yuǎn)程訪問實(shí)際和虛擬化外圍設(shè)備，例如 Virtual JTAG。預(yù)集成的仿真開發(fā)套件適用于 USB 和 PCI-Express? 接口，具備建模準(zhǔn)確、高性能和遠(yuǎn)程訪問的功能。與具有驗(yàn)證虛擬機(jī)功能的數(shù)據(jù)庫一起使用，可以實(shí)現(xiàn)多用戶并行離線訪問仿真運(yùn)行數(shù)據(jù)。

       3、業(yè)內(nèi)通用性最高的平臺(tái)，具有十幾種使用模式，包括運(yùn)行軟件電路仿真、仿真加速并支持軟件仿真和硬件仿真之間的熱切換、使用 Cadence Joules? RTL Power estimation進(jìn)行動(dòng)態(tài)功率分析、基于 IEEE 1801 和 Si2 CPF 的低功耗驗(yàn)證、門級(jí)加速和仿真以及比常用標(biāo)準(zhǔn)仿真提高50 倍性能的基于ARM  SoC的 操作系統(tǒng)啟動(dòng)。

       4、與 Cadence 系統(tǒng)開發(fā)套件無縫集成：包括用于仿真加速的 Incisive? 驗(yàn)證平臺(tái)、用于驗(yàn)證規(guī)劃和統(tǒng)一指標(biāo)跟蹤的Incisive vManager?、用于高級(jí)硬件／軟件調(diào)試的 Indago? 調(diào)試分析儀和嵌入式軟件應(yīng)用程序、基于斷言的加速驗(yàn)證 IP、 基于 FPGA 的原型設(shè)計(jì)平臺(tái)Protium?（帶通用編譯器）以及用于多引擎系統(tǒng)用例測試的 Perspec? 系統(tǒng)驗(yàn)證器。