摘要：在檢測(cè)液晶屏特性和質(zhì)量時(shí)，需要控制液晶屏顯示一些標(biāo)準(zhǔn)信號(hào)。已有的一些信號(hào)產(chǎn)生設(shè)備產(chǎn)生的是AV信號(hào)、VGA信號(hào)或YPhPr信號(hào)等模擬制式的信號(hào)。模擬制式的信號(hào)需要經(jīng)過圖形處理器(GPU)轉(zhuǎn)換成數(shù)字LVDS信號(hào)，然后輸入到液晶屏的掃描控制電路產(chǎn)生相應(yīng)圖像。這個(gè)過程不可避免的會(huì)使圖像信號(hào)產(chǎn)生一定程度的失真與損耗，影響圖像質(zhì)量。旨在設(shè)計(jì)一種新型信號(hào)發(fā)生器，該發(fā)生器產(chǎn)生的數(shù)字圖像信號(hào)轉(zhuǎn)換成數(shù)字LVDS信號(hào)后，直接輸入液晶屏，以避免信號(hào)傳輸過程產(chǎn)生的失真與損耗。
關(guān)鍵詞：液晶顯示；信號(hào)發(fā)生器；FPGA；LVDS
0 引言
液晶顯示已成為目前平板電視與計(jì)算機(jī)顯示終端的主流，液晶顯示器的研究設(shè)計(jì)、生產(chǎn)、檢驗(yàn)等部門甚至消費(fèi)者需要用一些定量或定性的方法和指標(biāo)去檢驗(yàn)液晶顯示器的質(zhì)量和特性。
液晶電視與液晶顯示器是數(shù)字化的顯示終端，為了與目前的計(jì)算機(jī)主機(jī)顯卡相兼容，計(jì)算機(jī)顯示器普遍保留了模擬制式的VGA接口，作為家用的液晶電視也普遍預(yù)留了VGA接口用來接收模擬的VGA顯示信號(hào)。目前的一些LCD白平衡調(diào)整及檢測(cè)設(shè)備所用的信號(hào)發(fā)生器都采用了從液晶電視和顯示器的AV信號(hào)接口、VGA接口或YPbPr電視接口往液晶屏輸送信號(hào)的方式，這幾種顯示信號(hào)須經(jīng)液晶屏的控制電路再次轉(zhuǎn)換為數(shù)字信號(hào)傳輸給液晶屏的數(shù)字掃描電路，在此過程中，信號(hào)發(fā)生器產(chǎn)生的數(shù)字信號(hào)經(jīng)過D／A轉(zhuǎn)換、傳輸和A／D轉(zhuǎn)換，必然帶來最終圖像信號(hào)一定程度的失真與損耗。
因此本文旨在設(shè)計(jì)一種輸出數(shù)字量的信號(hào)發(fā)生器，直接經(jīng)過液晶屏的LVDS接口輸入數(shù)字量的信號(hào)。
1 液晶屏的接口
本文研制的信號(hào)發(fā)生器的接收端為友達(dá)光電(AUOPTRONICS CORPORATION)生產(chǎn)的“M220EW01V0”型號(hào)22"寬屏16：9 LCD液晶屏。
該液晶屏的邏輯控制與驅(qū)動(dòng)電路對(duì)外的接口為LVDS接口。內(nèi)部邏輯電路接收到LVDS輸入的差分信號(hào)后解析成LVTTL電平的圖像信號(hào)，由內(nèi)部時(shí)序控制器控制產(chǎn)生X方向和Y方向的掃描信號(hào)，液晶屏顯示出圖像。圖1為該液晶屏內(nèi)部結(jié)構(gòu)圖。
液晶屏的典型幀頻率為60 Hz，典型時(shí)鐘頻率為72．1 MHz，LVDS接口接收的數(shù)據(jù)格式與時(shí)序如圖2，圖3所示。
可以看出，通過設(shè)置引腳27為高電平或低電平，接收數(shù)據(jù)的時(shí)序有所區(qū)別。本文將27腳直接連至GND設(shè)為低電平。
以上所描述是用VHDL語言編程產(chǎn)生圖像時(shí)序的基礎(chǔ)。
2 系統(tǒng)整體設(shè)計(jì)
2．1 系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)
本文采用Altera公司CYCLONEⅡ系列EP2C20Q240C8 FPGA作為主控制芯片，用VHDL硬件描述語言編程，以TI公司的SN75LVDS83芯片作為差分信號(hào)發(fā)送端，將系統(tǒng)產(chǎn)生的視頻圖像信號(hào)發(fā)送給液晶屏的LVDS接口。系統(tǒng)還包括按鍵控制輸入模塊，用于選擇顯示的圖形模式和調(diào)整灰階值；LCM模塊YM1602C用于顯示系統(tǒng)的狀態(tài)信息，如圖像的灰階值等；基于Microwire協(xié)議的93C46數(shù)據(jù)存儲(chǔ)模塊用于存儲(chǔ)系統(tǒng)參數(shù)；另外還有FPGA的JTAG下載接口電路，及用于主動(dòng)配置方式的EPCS配置芯片部分。系統(tǒng)結(jié)構(gòu)如圖4所示。
2．2 系統(tǒng)難點(diǎn)設(shè)計(jì)
液晶屏的數(shù)據(jù)輸入口是LVDS接口，傳輸圖像數(shù)據(jù)時(shí)采用LVDS技術(shù)。LVDS(Low Voltage Differential Signaling)是一種低擺幅的差分信號(hào)傳輸技術(shù)，它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以數(shù)百M(fèi)b／s的速率傳輸，其低壓、低擺幅與低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。
TI公司生產(chǎn)的SN75LVDS83芯片是用于平板電視視頻傳輸?shù)腖VDS發(fā)送芯片，3．3 V供電，典型功耗250 mW，無信號(hào)傳輸時(shí)功耗小于1 mW，內(nèi)含4個(gè)7 b并入串出移位寄存器，一個(gè)7倍時(shí)鐘倍頻器，共有5路LVDS驅(qū)動(dòng)器，連接平衡線纜后可以同步傳輸28 b單端TTL或LVTTL數(shù)據(jù)。
FPGA產(chǎn)生的圖像RGB數(shù)據(jù)及同步信號(hào)并行輸入SN75LVDS83芯片，它們之間的引腳連接關(guān)系如圖5所示。系統(tǒng)采用了兩片SN75LVDS83芯片，分別傳輸奇像素點(diǎn)RGB數(shù)據(jù)和偶像素點(diǎn)RGB數(shù)據(jù)。
FPGA與差分信號(hào)發(fā)送電路的工作頻率要求很高，F(xiàn)PGA的時(shí)鐘頻率達(dá)到50 MHz，差分信號(hào)更足高達(dá)350 MHz，因此，PCB的抗高頻干擾設(shè)計(jì)是硬件設(shè)計(jì)的難點(diǎn)。在PCB設(shè)計(jì)中特別注意了LVDS接口的差分信號(hào)布線，數(shù)字地與模擬地的隔離問題以及信號(hào)完整性分析，同時(shí)解決了LVDS接口的阻抗匹配問題。
3 系統(tǒng)圖像生成設(shè)計(jì)原理及實(shí)驗(yàn)結(jié)果
3．1 圖像生成設(shè)計(jì)原理
本文設(shè)計(jì)產(chǎn)生的圖像分三類，第一類是純彩色圖像，包括純紅、純綠、純藍(lán)和黑白圖像；第二類是方塊圖像，各方塊的色彩不同；第三類是運(yùn)動(dòng)圖像，圖像中有運(yùn)動(dòng)的元素。
在顯示第一類圖像時(shí)，只要將RGB值設(shè)定到某一組合值，無須變化，液晶屏就顯示出純彩色的圖像，在本文中還可以根據(jù)按鍵輸入修改RGB值，因此顯示的圖像灰度值就可以修改，顯示此類圖像時(shí)液晶屏表面每個(gè)像素點(diǎn)的RGB值都相同；顯示第二類圖像時(shí)，根據(jù)行計(jì)數(shù)器和列計(jì)數(shù)器送入不同的RGB值，就可以使液晶屏表面不同區(qū)域像素點(diǎn)的RGB值不相同，但這類圖像每幀都是相同的，因此是靜態(tài)圖像；RGB值除了根據(jù)行計(jì)數(shù)器及列計(jì)數(shù)器變化以外，RGB值還根據(jù)時(shí)間進(jìn)行變化，這是第三類圖像產(chǎn)生的原理。
3．2 實(shí)驗(yàn)結(jié)果
表1為本系統(tǒng)叮實(shí)現(xiàn)的圖像及檢測(cè)功能。
試驗(yàn)測(cè)試結(jié)果表明，本信號(hào)發(fā)生器達(dá)到了設(shè)計(jì)要求，可以通過液晶屏的LVDS接口提供穩(wěn)定的圖像信號(hào)。
4 結(jié)語
本文研制的LCD測(cè)試用信號(hào)發(fā)生器能夠產(chǎn)生測(cè)試LCD所需的各種圖像信號(hào)，通過顯示的圖像來檢測(cè)液晶屏的特性與質(zhì)量。且本文研制的信號(hào)發(fā)生器在硬件設(shè)計(jì)方面克服了高頻干擾，并且產(chǎn)生的是純數(shù)字圖像信號(hào)，與基于AV、VGA或YPbPr信號(hào)的模擬圖像信號(hào)發(fā)生器相比，具有失真與損耗小，圖像質(zhì)量好的優(yōu)點(diǎn)，可應(yīng)用于實(shí)際情況。