正如我在《科技以人為本 - CES結(jié)語》一文中講的，科技在近20年里發(fā)生了翻天覆地的變化，背后的推動主要來自于半導(dǎo)體技術(shù)的飛速發(fā)展，其中最大的革命是天才的人們通過模數(shù)變換，把自然界的一切模擬量變換到數(shù)字域，在數(shù)字域里用我們5千年來練就的功力 - 數(shù)學(xué)來描述并處理模擬的世界，在數(shù)字邏輯的基礎(chǔ)上人們又發(fā)明了基于指令的計算、數(shù)字信號處理等技術(shù)，于是有了我們今天的壓縮視頻、數(shù)字通信、無線網(wǎng)絡(luò)、互聯(lián)網(wǎng)等等，可以說“數(shù)字”是當(dāng)今半導(dǎo)體科技的主旋律，我們正處于一個“數(shù)字時代”，正如本年度的CES也把主旋律定義成了“數(shù)字經(jīng)濟(jì)”。從事電子技術(shù)的同仁們都知道，數(shù)字邏輯的基本單元就是“門”，由眾多的“門”構(gòu)成各式各樣無論多么復(fù)雜的邏輯功能。FPGA - “現(xiàn)場可編程”“門陣列”，也就成了數(shù)字領(lǐng)域的“樂高”,用它可以搭建出任意的作品。 ?
　　FPGA的演進(jìn) ?
　　讓我先來回顧一下歷史。1989年我第一次接觸到電路板的時候，上面密布著一系列的TTL、CMOS芯片，一顆14～20只管腳的芯片中一般只有4-6個簡單的“門”，十幾個芯片的大板子也就完成尋址、譯碼之類的功能，使用起來是非常的痛苦，如果要修改邏輯，只能用手術(shù)刀切割電路板并進(jìn)行飛線。94年的時候我開始使用GAL(當(dāng)時是Lattice的16V8，20V8)，覺得那簡直是一個革命，竟然可以用軟件編程修改芯片內(nèi)部的邏輯而不用切割電路板，當(dāng)時GAL不方便的地方在于輸入、輸出管腳都已經(jīng)固定好，不能夠在線編程，每次修改邏輯都需要使用暴力把芯片從板座上拔下來放回編程器上進(jìn)行修改。不久Lattice、AMD(好像還有Philips)都推出了能夠在線編程的PLD（CPLD/EPLD），專業(yè)術(shù)語叫ISP（In System Programming），I/O管腳已經(jīng)可以任意定義，管腳數(shù)量也達(dá)到44個以上，非常適合中等規(guī)模的數(shù)字邏輯設(shè)計。1995年后期由于項目的需要，PLD已經(jīng)無法滿足我們系統(tǒng)的要求，因為我們需要芯片內(nèi)部要有大量的寄存器做Buffer, FIFO等。于是Altera, Xilinx以及他們的代理商輪番去拜訪我們的實驗室，給我們推薦新的器件 - FPGA。FPGA跟PLD有很大的不同：第一，PLD是可以通過再編程修改邏輯的器件，一旦編程好了，就如同功能固定的邏輯功能塊可以做它該做的事情了，F(xiàn)PGA就像白癡一樣，一掉電里面的東西全不見了，每次板子上電的時候需要從外部PROM(比小容量的FPGA還貴，而且原廠提供的一般都是只能一次編程的)把邏輯加載進(jìn)來。第二，F(xiàn)PGA的結(jié)構(gòu)跟PLD是不一樣的，PLD的優(yōu)勢在于速度，主要用途在于靈活地構(gòu)建各種組合和時序邏輯，而FPGA拼的是內(nèi)部的存儲器，后期的FPGA內(nèi)部有大量的塊狀存儲器(可方便地配置成SRAM，雙口RAM、FIFO等)以及分立的存儲器，適用于需要大量內(nèi)部存儲器的應(yīng)用，比如數(shù)據(jù)采集，通信系統(tǒng)中的交織、去交織，在FPGA內(nèi)部構(gòu)建帶有一定容量存儲器的微處理器 - 8031、RISC等，在PLD里面你是沒有任何可能的。因為當(dāng)今的大多數(shù)設(shè)計中都會用到微處理器，F(xiàn)PGA廠商爭相針對這些需求開發(fā)了一些軟核，比如Xilinx的PicoBlaze(8位的)、MicroBlaze（32位的），后來覺得不過癮干脆把PowerPC給硬化進(jìn)去了，一顆不夠，有的芯片里面還要塞4顆。
　　當(dāng)年我們項目中采用了Xilx的XC40xx，設(shè)計采用原理圖輸入，非常的原始但是很直觀。美中不足的地方在于Xilinx的軟件界面不太友好。2000年到美國后仍然從事硬件設(shè)計，還是使用Xilinx的FPGA，不過設(shè)計的方式先進(jìn)了很多 - 用上了Verilog，比較自豪的工程 - 完整的QAM調(diào)制器、基于USB的數(shù)字示波器、任意波形發(fā)生器以及一系列的通信系統(tǒng)應(yīng)用模塊。?
　　在前后十年多的時間里，可編程邏輯器件尤其是FPGA從結(jié)構(gòu)、容量、速度、編程軟件、服務(wù)模式等方面都有了巨大的變化，小到最基本的數(shù)字邏輯，大到復(fù)雜的通信網(wǎng)絡(luò)、視頻編解碼系統(tǒng)乃至ASIC原型設(shè)計，無處不見FPGA的身影。今天如果一個研發(fā)用的電路板上沒有FPGA，這個研發(fā)項目的技術(shù)含量基本不高；如果一個工程師不會使用FPGA，他根本不好意思跟別人說自己是做硬件的；如果一個理工科院校還沒有FPGA的課程，這個學(xué)校一定十分不靠譜，需要Xilinx大學(xué)計劃的幫助。?
　　FPGA的優(yōu)勢:?
　　根據(jù)應(yīng)用的不同，設(shè)計者所采用的解決方案也會不同，在大規(guī)模數(shù)字芯片中比較典型的技術(shù)主要有:微處理器、DSP、專用集成電路ASIC等，相對于這些技術(shù)的應(yīng)用來講，F(xiàn)PGA有什么優(yōu)勢呢??
　　1. 微處理器：今天的微處理器(包括微控制器)品種繁多，結(jié)構(gòu)也各不相同，從4位、8位、16位、32位到64位，有8051，PIC，RISC、ARM、MIPS、Xtensa以及X86等，他們大多有豐富的接口同各種外設(shè)進(jìn)行連接，通過軟件執(zhí)行不同的進(jìn)程，從而完成一定的任務(wù)，并將控制命令或結(jié)果進(jìn)行輸出?？梢哉f通過軟件編程微處理器可以做任何事情，但是致命的缺點就是速度有限，在外部時鐘的節(jié)拍下順序執(zhí)行一條條的指令，不能并行處理，因此微處理器廠商只能玩命提高芯片的速度(比如Intel的芯片時鐘在2GHz以上，ARM已經(jīng)在600MHz以上)，對于更復(fù)雜的任務(wù)只能多放幾個兄弟在里面一起干活，也就是今天的多核技術(shù)。由于一般稍微復(fù)雜一些的系統(tǒng)都會用到微處理器用于輸入輸出、多進(jìn)程處理以及網(wǎng)絡(luò)通信等，很多滿足一定性能需求的通用微處理器成本較低，因此被廣泛采用?，F(xiàn)在微處理器領(lǐng)域最熱門的技術(shù)術(shù)語無疑就是 “嵌入式系統(tǒng)”了，但我可以負(fù)責(zé)任地講，大多數(shù)人對“嵌入式系統(tǒng)”的理解是片面甚至是錯誤的。有些公司為了商業(yè)利益把嵌入式系統(tǒng)以“皇帝的新裝”模式進(jìn)行大規(guī)模地忽悠，導(dǎo)致人們幾乎把“嵌入式系統(tǒng)”同某一種IP類型畫上了等號，這個行業(yè)涌現(xiàn)出了大批的根本不懂嵌入式系統(tǒng)的嵌入式系統(tǒng)工程師。?
　　2. DSP: 數(shù)字信號處理，精于在數(shù)字域通過執(zhí)行相應(yīng)的程序進(jìn)行信號的處理，廣泛用于音、視頻，通信等領(lǐng)域。眾所周知，通用DSP的領(lǐng)導(dǎo)廠商當(dāng)首推TI, 當(dāng)然很多通信芯片公司、視頻芯片公司都在自己芯片內(nèi)部放入了相應(yīng)的DSP模塊，同微處理器一起構(gòu)成完整的系統(tǒng)。微處理器負(fù)責(zé)控制、人機(jī)界面、網(wǎng)絡(luò)通信等，其對應(yīng)的執(zhí)行軟件一般稱作Software；DSP負(fù)責(zé)算法，比如濾波、空間變換、FFT/IFFT、調(diào)制解調(diào)等，相應(yīng)的執(zhí)行程序被稱作Firmware。DSP的優(yōu)點是靈活，由軟件控制的可編程，并支持大規(guī)模的乘除法運算，缺點同微處理器一樣是串行處理，無論做多少個事情要一個個排著隊來做。?
　　3. ASIC：專用集成電路。一般為廠商在確定市場量比較大的情況下，為了降低成本而把比較成熟的功能做在一顆芯片中，執(zhí)行已經(jīng)確定的一些應(yīng)用。它的優(yōu)點是顯然的：便宜，專用。缺點也是明顯的，發(fā)現(xiàn)有問題了再改？對不起重新交錢。如果量不大，平攤下來的單片成本就會相當(dāng)?shù)母?，一顆芯片的設(shè)計、流片、測試的周期沒有6個月是下不來的，時間成本是巨大的。另外客戶的需求幾乎是無限的，他們的胃口也是不斷增加的，無論你設(shè)計中考慮的多么周全，都無法滿足所有客戶的需要，你會發(fā)現(xiàn)很多外設(shè)的接口需要增加、改進(jìn)，內(nèi)部的功能需要調(diào)整，片上的存儲空間受到了限制等等。?
　　4. FPGA: 它比較明顯的缺點就是相對來講成本較高，主要用于研發(fā)過程中或者市場量不會很大，F(xiàn)PGA在系統(tǒng)的整體價格中不敏感。一顆FPGA芯片的價格從低于1美元到幾千美元不等，當(dāng)然這是可以理解的，畢竟靈活性是靠高度的冗余帶來的。它的好處是其它任何一種技術(shù)無法比擬的 - 它幾乎可以做任何事情，你可以用它搭建多個微處理器，用它構(gòu)建自己的乘、除法單元做出幾個DSP來，而且這些處理器、DSP可以同時干活，并行工作，與此同時您還可以利用芯片內(nèi)部未用的資源做很多輔助的功能，可以說是高度的靈活。?
　　以一個應(yīng)用為例，今天的汽車電子也是以人為本，該領(lǐng)域的一個重要的技術(shù)熱點就是“司機(jī)幫助(DA)”系統(tǒng)，它由超聲、雷達(dá)、照相機(jī)以及激光等多種不同的傳感器構(gòu)成，這些不同的傳感器在不同的時刻或者同一時刻把相應(yīng)的信號采集下來，發(fā)往中央處理單元進(jìn)行識別、運算、做出判斷，幫助司機(jī)在倒車、高速行駛以及夜間行駛的時候能夠?qū)χ車沫h(huán)境在最短的時間內(nèi)做出準(zhǔn)確的判斷并做出一系列的安全保護(hù)動作。如果采用微處理器或DSP對多傳感器的信號進(jìn)行處理，它們無法并行執(zhí)行多個任務(wù)，并且同其他系統(tǒng)進(jìn)行互聯(lián)，因此就會造成系統(tǒng)的處理時間延遲，可靠性差，從而導(dǎo)致事故無法及時避免。如果采用ASIC呢？隨著用戶對功能要求的不斷增加，對性能要求的不斷升級，也就要求算法要不斷的改進(jìn)，顯然采用ASIC無論從靈活性還是成本上都是不合算的。圖1是Xilinx專為汽車電子開發(fā)提供的功能模塊，圖2為在一顆Spartan-3E FPGA中針對“司機(jī)幫助”集成了很多的功能 。?
　　FPGA的設(shè)計：?
　　FPGA的功能越是強(qiáng)大，對設(shè)計的要求也就越高，畢竟有那么多的管腳需要跟其它芯片連接起來，有那么多的功能要一行一行地采用邏輯寫出來，遠(yuǎn)遠(yuǎn)不是十年前處理門級電路的時候了。雖然今天大多數(shù)用過FPGA的工程師已經(jīng)對這個痛苦的過程深有體會，我還是把他們列舉在此：?
　　1. 電路板設(shè)計:?
　　現(xiàn)在的電路板設(shè)計動不動就是4層板、6層板甚至更多層，芯片的封裝也變得稀奇古怪，什么QFN、BGA等等，如果發(fā)現(xiàn)了連接不對想手工修改，拿著烙鐵都找不到往哪里燙，根本沒有露出來的管腳。尤其是FPGA芯片， 256個管腳的BGA封裝都算照顧你了，如果再增加一些功能，容量再大一些，一不留神就到1000多個管腳去了，光做原理圖中的符號就要折騰你三天，完了還要拿著放大鏡不斷地檢查，否則做回來的電路板極有可能是廢的。這還不算，等你布局、布線的時候你會發(fā)現(xiàn)很多的線都是扭著的，一是難布，二是電氣性能也不好，好在FPGA的管腳是可以重新配置的，修改一下管腳的定義就可以讓芯片之間的聯(lián)線能過做到最優(yōu)。?
　　當(dāng)然系統(tǒng)的速度高了，對高速數(shù)字設(shè)計方面的知識要求就是必須的了，這里面有一個詞叫“信號完整性”，有幾位美國大牛在這方面很有研究，其中有不少他們的著作翻譯成中文了。如果你想真的理解并能夠靈活應(yīng)用，好好回爐去學(xué)扎實電磁場理論，不懂電磁理論，就不可能做好高速數(shù)字設(shè)計。FPGA支持各種高速串、并行總線并在很多系統(tǒng)中要和高速的數(shù)據(jù)、時鐘進(jìn)行連接，如果信號被你給搞得不完整了，整個系統(tǒng)性能會大大降低甚至不干活。?
　　一般的系統(tǒng)都會有一個需要大電流的Core電壓(1.2V或1.8V等，取決于工藝)和一個需要小電流的接口電壓(一般是+3.3V)，并且有多組不同的地。除了這些對工程師的布線提出挑戰(zhàn)之外，還必須重視的一個部分就是鎖相環(huán)(PLL/DLL)，這個部分的布線是相當(dāng)?shù)年P(guān)鍵，一旦有問題，整個系統(tǒng)的性能就會大打折扣，雖然數(shù)字的電路不是0就是1，可它就跑不快了。?
　　2 邏輯設(shè)計：?
　　最初用PLD/FPGA的時候還都是采用圖形輸入法，直觀而原始?，F(xiàn)在FPGA的用戶基本都在采用更高級的語言 - VHDL或Verilog，這種語言高級得如同C，用起來非常容易。但是您千萬不能把它當(dāng)C來使喚，畢竟硬件和軟件還是不同的。4年前在我做硬件工程師的時候，一個擅寫DSP軟件的兄弟寫了一段FPGA的代碼，他花了整整一頁的篇幅實現(xiàn)了一個用硬件的思路只要4句話就可以完成的功能，搞得我苦笑不得。在這里面要時刻注意的是，F(xiàn)PGA內(nèi)部多個功能模塊都是可以并行操作的，如果用程序的思路去寫，基本上會讓他們排著隊串著出來，當(dāng)成DSP用了。?
　　3 充分利用現(xiàn)有的資源：?
　　無需爭議，今天你已經(jīng)不可能徒手把一個Spartan-3E中哪怕最小的系列給填滿了，重新寫一個I2C接口，重新做一個以太網(wǎng)的MAC作為鍛煉還可以，在實際的項目中每個都自己去寫是不可取的，如何利用現(xiàn)有的資源是非常重要的。首先在每個人的設(shè)計工作中要注意積累，把曾經(jīng)用得不錯的功能模塊認(rèn)真完善后寫好文檔以便今后自己或他人使用；再次FPGA的廠商都在配套的軟件中內(nèi)嵌一些免費的功能模塊，根據(jù)自己的需求可以靈活地進(jìn)行配置使用。當(dāng)今互聯(lián)網(wǎng)時代，信息分享成了主旋律，因此你可以方便地在一些開源的社區(qū)中找到自己需要的東西。