0 引言

    系列線性轉(zhuǎn)換器已經(jīng)在提供低等或中等電流的供電系統(tǒng)中廣泛使用了幾十年。這些穩(wěn)壓器都具有自身的優(yōu)點(diǎn)。然而，它們最嚴(yán)重的缺點(diǎn)是：這些結(jié)構(gòu)的效率幾乎都不超過50％，其串聯(lián)旁路的晶體管需要提供全部的負(fù)載電流。LDO（低壓差線性穩(wěn)壓器）的使用在一定程度上可以提高電路的效率，然而用這種方法盡管提高了電路的效率，但同時(shí)也增加了成本。替代線性穩(wěn)壓器的為DC-DC開關(guān)轉(zhuǎn)換器。它們的主要優(yōu)點(diǎn)是高效率，近乎可以達(dá)到100%。然而，它們存在一些重要的問題：這種轉(zhuǎn)換器的設(shè)計(jì)和實(shí)施相比線性調(diào)節(jié)器是一個(gè)比較復(fù)雜的過程，特別是其控制回路。此外，還會存在顯著的紋波。為了盡量減少上述的輸出紋波電壓，有必要再加上個(gè)電感和輸出電容。

    在本文中，一個(gè)線性輔助策略應(yīng)用于片上調(diào)壓器。CMOS技術(shù)已迅速在模擬集成電路領(lǐng)域提供低成本、高性能的解決方案，并傾向于主宰集成電路市場。因此，在本文中，給出了一個(gè)片上CMOS線性輔助的電壓轉(zhuǎn)換器的設(shè)計(jì)。該設(shè)計(jì)用于對穩(wěn)定的3 V電壓的負(fù)載供電，穩(wěn)壓器的輸入電壓為5 V。

    隨著設(shè)計(jì)結(jié)構(gòu)緊湊，在沒有任何輸出電容導(dǎo)致的寬范圍的輸出電流的情況下，輸出紋波可以忽略不計(jì)。此外，上述在電壓轉(zhuǎn)換中存在的低效率、高功耗以及開關(guān)設(shè)計(jì)的復(fù)雜性的缺點(diǎn)在此都能得以改善。

1 線性輔助DC-DC電壓轉(zhuǎn)換器的設(shè)計(jì)及工作原理

    假設(shè)輸出負(fù)載為R_L，恒定輸出電壓為V_out。為了減少在調(diào)節(jié)器的串聯(lián)旁路晶體管的消耗功率，需要減少通過穩(wěn)壓器的電流的最大值。為了使負(fù)載電流可以遠(yuǎn)大于該電流的最大值，引入一個(gè)開關(guān)轉(zhuǎn)換器的結(jié)構(gòu)。開關(guān)轉(zhuǎn)換器連接在與穩(wěn)壓器平行的位置，并且可以提供該線性穩(wěn)壓器未能提供的電流。

    整個(gè)DC-DC電壓轉(zhuǎn)換器由兩個(gè)主要部分構(gòu)成：線性穩(wěn)壓器部分和開關(guān)轉(zhuǎn)換器部分。下面分別對各個(gè)部分進(jìn)行介紹。

1.1 線性穩(wěn)壓器的設(shè)計(jì)

    CMOS實(shí)現(xiàn)中的線性輔助型DC-DC調(diào)節(jié)器的拓?fù)浣Y(jié)構(gòu)中使用的線性電壓調(diào)節(jié)器在圖1表示了出來，它包括一個(gè)傳統(tǒng)的3級運(yùn)算放大器。第一階段是PMOS差分輸入對（M19和M20晶體管）與n-溝道電流鏡有源負(fù)載（M21及M22晶體管）。晶體管M23給這個(gè)差分對提供合適的偏置電流。第二增益級是一個(gè)簡單的CMOS反相器與M24作為輸出級的驅(qū)動程序，M25是其有源負(fù)載。該第二級的輸出端通過一個(gè)米勒補(bǔ)償電容C_c用來保證調(diào)節(jié)的穩(wěn)定裝置連接到它的輸入。最后，輸出級是一個(gè)經(jīng)典的B類推挽輸出緩沖器（晶體管M26和M27）。但應(yīng)注意的是，這個(gè)最后階段確定了線性調(diào)節(jié)器的輸出電流能力。為了保證整個(gè)線性穩(wěn)壓器的輸出電流達(dá)到一個(gè)比較高的水平，這級晶體管的W/L比達(dá)到一個(gè)較大的值。這兩個(gè)管子是具有低閾值電壓的晶體管，是為了提高其輸入動態(tài)范圍（柵極-源極電壓）。

1.2 模擬遲滯比較器的設(shè)計(jì)

    控制器的主要核心是一個(gè)模擬比較器，它需要具有一個(gè)合適的滯后。該模擬比較器的設(shè)計(jì)見圖2。第一階段，一個(gè)n-溝道差分輸入對(晶體管M1和M2)，與充當(dāng)有源負(fù)載的相關(guān)的電流鏡像(M4和M5)和晶體管M3。M3是一個(gè)電流源提供的偏置電流的差分對。第一級的輸出施加到第二級(M6至M11)，可以用來保證合適的滯后，并且能夠根據(jù)晶體管M6和M9來進(jìn)行比較。它的輸出被施加到第二差分對(M12到M16)，用來提高比較器的總增益。最后，在第四階段中，晶體管M17和M18保證了輸出電流的能力。這兩個(gè)晶體管的W/L值應(yīng)該調(diào)整到合適的范圍，用來驅(qū)動開關(guān)DC-DC變換器的開關(guān)門。

1.3 完整的線性輔助穩(wěn)壓器

    圖3表示出了最后實(shí)施CMOS線性輔助調(diào)節(jié)器。其中的操作放大器OA在圖1中表示出來，模擬比較器COMP在圖2中表示出來。

    如圖2中所提出的模擬遲滯比較器COMP，它能夠控制開關(guān)的導(dǎo)通或截止，并且修正它的開關(guān)頻率。開關(guān)變換器的主要目的是提供一種線性穩(wěn)壓器未能提供的過量電流。定義一個(gè)閾值電流I_γ，線性穩(wěn)壓器的電流為I_reg，通過電感的電流為I_L。輸出電流為I_out。在初始時(shí)，考慮比較器COMP沒有滯后，COMP的正、負(fù)輸入之差為負(fù)，輸出為低電平。因此，開關(guān)轉(zhuǎn)換器是關(guān)閉的，通過電感器L的電流將為零。此時(shí)，線性穩(wěn)壓器提供負(fù)載RL所需要的全部輸出電流(I_reg=I_out)。然而，當(dāng)負(fù)載電流增加到稍微超出閾值電流I_γ時(shí)，如圖3所示，比較器正極輸入電壓逐漸升高，高過負(fù)極后，輸出變?yōu)楦唠娖剑_關(guān)打開，電源為電感L充電，I_L(t)將以線性形式增加?？紤]到輸出電流I_out是恒定的(等于V_out/R_L)，I_reg(t)也將呈線性減少，達(dá)到低于I_γ的值。這時(shí)，比較器又從高電平變?yōu)榈碗娖?，切斷晶體管Q1，使I_L(t)呈線性減少。因此，當(dāng)I_L(t)下降到I_reg(t)>I_γ，COMP又從低電平變到高電平，再次重復(fù)這個(gè)循環(huán)。

    參考電壓V_ref（線性穩(wěn)壓器OA正極輸入電壓）和電流傳感原件R_m的值確定了閾值電流I_γ的大小。通過這種方式，DC-DC開關(guān)轉(zhuǎn)換器的轉(zhuǎn)換瞬間由I_γ來控制，控制信號可以通過V_ref和I_γ來調(diào)節(jié)，根據(jù)下面的式子：

    電阻R₁和R₂確定了上述的參考電壓。值得注意的是，此電壓修正的切換閾值電流I_γ的值，限制了最大電流流過線性調(diào)節(jié)器的穩(wěn)定狀態(tài)。

    此外，為了使該開關(guān)頻率的最大值固定為適當(dāng)?shù)闹?以避免顯著增加了開關(guān)損耗)，最好在模擬比較器CMP1上加上一個(gè)滯后。通過這種方式，指定的V_H和V_L到CMP1的上下開關(guān)閾值電平，分別在穩(wěn)定狀態(tài)下的開關(guān)頻率f_s的值由下式給出：

    另一方面，導(dǎo)通時(shí)間T_on和關(guān)斷時(shí)間T_off在每一個(gè)穩(wěn)態(tài)開關(guān)周期分別給出，如下面的表達(dá)式：

2 仿真結(jié)果

    在電路的仿真過程中采用了0.35 μm工藝仿真。仿真中電路的輸入電壓控制為5 V，輸出電壓為3 V。設(shè)置閾值電流為200 mA，輸出電流為600 mA。仿真結(jié)果如圖4、圖5所示。

3 小結(jié)

    考慮到CMOS技術(shù)在實(shí)現(xiàn)片上電源子系統(tǒng)集成電路上的優(yōu)勢，本文展示了設(shè)計(jì)芯片上的線性輔助型DC-DC調(diào)節(jié)器。一方面，本文已示出的輸出電壓合適的調(diào)節(jié)功能所呈現(xiàn)的結(jié)構(gòu)具有從低等到中等的電流消耗；另一方面，整個(gè)結(jié)構(gòu)的效率可以達(dá)到一個(gè)較高的水平。此外，在與開關(guān)轉(zhuǎn)換器的并行列入一個(gè)線性穩(wěn)壓器，使得負(fù)載電流和輸入電壓的瞬態(tài)響應(yīng)速度表現(xiàn)良好。值得注意的是，如果沒有輸出電容，線性輔助調(diào)節(jié)器可以達(dá)到良好的動態(tài)和靜態(tài)特性。

    仿真結(jié)果已經(jīng)表明，做出一個(gè)性能良好的和簡單的芯片上的CMOS線性輔助型DC-DC調(diào)節(jié)器是十分可行的。當(dāng)然，最終的片上穩(wěn)壓器的實(shí)驗(yàn)實(shí)施會降低一些規(guī)定的物理量。然而，這種技術(shù)的發(fā)現(xiàn)使得對于把它擴(kuò)展到商用集成電路是十分樂觀的。

參考文獻(xiàn)

[1] CONESA A，MART?魱NEZ H，HUERTA J M.Modeling of linear & switching hybrid DC-DC converters[C].12th European Conference on Power Electronics and Applications(EPE 2007).In press.2007.

[2] MART?魱NEZ H，CONESA A.Modeling of linear-assisted DC-DC converters[C].18th European Conference on Circuit Theory and Design，(ECCTD 2007)，2007.

[3] MART?魱NEZ H，CONESA A.Linear-assisted DC-DC converters based on CMOS technology[C].IEEE Power Electronics Specialists Conference(PESC 2008)，2008.

[4] ERTL H，KOLAR J W，ZACH F C.Basic considerations and topologies of switched-mode assisted linear power amplifiers[C].IEEE Transactions on Industrial Electronics，1997：116-123.

[5] MIAJA P F.A linear assisted DC/DC converter for envelope tracking and envelope elimination and restoration applications[J].IEEE Trans.On Power Electronics，2012，27(7)：3302-3309.

[6] Cosp-Vilella Jordi.Design of an on-chip linear-assisted DC-DC voltage regulator，2013：1-4.

[7] PHILLIP A，DOUGLAS H.CMOS模擬集成電路設(shè)計(jì)[M].第二版.北京：電子工業(yè)出版社，2011：533-568.

[8] 何樂年，王億.模擬集成電路設(shè)計(jì)與仿真[M].北京：科學(xué)出版社，2008.