摘  要： 介紹了心電圖(ECG)的基本工作原理，討論了干擾ECG信號的因素，以及提高可靠性、實現(xiàn)高精度電氣特性的難點。業(yè)內(nèi)標準的ECG架構(gòu)是采用模擬前端和ADC組合而成的解決方案。MAX11040K同步采樣Σ-Δ型ADC提供了一個引人注目的亮點，即其高度集成的解決方案省去了AFE，節(jié)省空間的同時降低了系統(tǒng)成本。
關(guān)鍵詞： MAX11040K；24 bit ADC；模擬前端；心電圖；儀表放大器

    電極放置在心臟兩側(cè)并緊貼皮膚，心電圖儀(ECG或EKG)記錄心電信號隨時間的變化。ECG顯示了代表心肌活動的電極對之間的壓差。通過顯示屏指示心率信號，便于醫(yī)生診斷心肌不同部位的微弱信號。
    實際ECG信號的幅度只有幾毫伏，頻率不超過幾百赫茲。ECG測量面臨諸多挑戰(zhàn)：一方面，來自ECG主電源的50 Hz～60 Hz電容耦合干擾強于有用信號；另一方面，身體皮膚的接觸阻抗以及傳感器之間阻抗的不匹配，會導(dǎo)致較大的偏差并降低共模抑制能力；此外，還要解決接觸噪聲以及電磁源產(chǎn)生的干擾問題。
    多數(shù)設(shè)計中，利用模擬前端(AFE)提取這些信號，對信號進行放大和濾波，隨后采用一個12 bit或14 bit的ADC進行數(shù)據(jù)采集。本文給出了ECG系統(tǒng)主要AFE組件，并提供了一種高度集成的設(shè)計方案，即MAX11040K 24 bit同步采樣Σ-Δ型ADC。MAX11040K提供該應(yīng)用所需的電路，省去了AFE。
AFE單元
    模擬前端包含放大器、濾波器及ADC 3個主要元件，如圖1所示。典型的ECG設(shè)備通常利用AFE進行信號放大、濾波，然后通過一個ADC進行數(shù)據(jù)采集。

儀表放大器(IA)
    儀表放大器(IA)的主要任務(wù)是抑制共模信號(通常是50 Hz/60 Hz干擾)。ECG應(yīng)用需要90 dB甚至更高的共模抑制比(CMRR)以抑制放大電路之前從電源耦合的50 Hz/60 Hz信號。即使采用具有高共模抑制比(CMRR)的IA，不同ECG電極的差異或者是皮膚接觸阻抗之間的不匹配仍含產(chǎn)生失調(diào)漂移，并會導(dǎo)致CMRR低于所期望的水平。阻抗的不匹配主要源于電極與皮膚的物理接觸、排汗和肌肉運動等原因。
    隨后要考慮的因素是IA的增益，設(shè)置IA增益時必需注意避免增益過大導(dǎo)致削波或飽和。
    還要注意的是，音頻信號與ECG信號不在同一頻帶。因此，典型的音頻放大器和Σ-Δ ADC并不適合ECG應(yīng)用，這些器件在有用信號頻帶內(nèi)存在較高的輸入?yún)⒖荚肼暋?br />     IA的輸入阻抗指標也很重要，因為ECG測量的是微弱信號。推薦選擇具有高阻輸入的IA，因為較低的輸入阻抗會導(dǎo)致較大的信號衰減。
高通濾波器
    雖然初始信號只有毫伏量級，通過IA放大5倍或10倍后將上升到幾十毫伏。而這個量級的信號也只能覆蓋ADC輸入量程很小的一部分。例如，一個12 bit ADC具有±4.096 V輸入量程，最低有效位(LSB)為2 mV，如果直接采集幾十毫伏的信號，就沒有足夠的分辨率來區(qū)分信號和采樣噪聲。因此，需要對信號進行再次放大，還必須消除直流漂移。常見的AFE電路使用一個高通濾波器，將不希望出現(xiàn)的信號(低頻干擾)作為一個負的偏移量反饋(負反饋)到IA輸入。
第二級放大
    利用IA和高通濾波器消除直流和低頻干擾后，再進行第二級放大，提供額外的增益以達到ADC的輸入量程。有些設(shè)計還添加了一個陷波濾波器，對50 Hz/60 Hz作進一步抑制。
低通/抗混疊濾波器
    低通濾波器用來抑制高頻干擾，它也作為一個抗混疊濾波器(即阻止任何大于奈奎斯特或1/2采樣頻率的信號，避免產(chǎn)生ADC混疊)。
    為了進一步降低輸入共模信號，ECG設(shè)計通常還引入一級右腿驅(qū)動器，驅(qū)動反相共模信號返回人體。為了確保病人的安全，通常利用一個運算放大器和一個限流電阻，確保驅(qū)動到人體的是一個非常微弱的信號源。這個屏蔽裝置旨在降低ECG探頭承載信號的噪聲耦合。
    總之，ECG應(yīng)用中的有用信號小于100 mV?？紤]到失調(diào)和共模信號，通常將其放大到2 V。因此，AFE必須有2 V測量范圍，可以辨識低于幾百、甚至幾十微伏的信號，采樣率在1 kS/s左右。
正確的ADC可以減少甚至消除對AFE的需求
    AFE設(shè)計完成后，有許多ADC能夠滿足實際應(yīng)用對分辨率、速率和輸入量程的要求。但是，仍要優(yōu)先考慮具有高分辨率、高共模抑制比(CMRR)及其他優(yōu)勢的ADC，以確保ECG的設(shè)計需求。
    MAX11040K同步采樣、Σ-Δ ADC本身的性能指標即超出了此類應(yīng)用的最低要求，可以取代系統(tǒng)的大部分功能電路，甚至可以省去AFE，提供了一種更可靠、更小封裝、更簡便的設(shè)計方案。
    圖2給出了MAX11040K的簡單應(yīng)用，差分輸入、高達110 dB的共模抑制比可有效抑制50 Hz/60 Hz電源耦合噪聲，由此，MAX11040K可以取代IA的第一個功能。憑借其24 bit分辨率和19 bit無噪聲范圍，MAX11040K具有足夠的分辨率，完全可以捕捉到幾個微伏的信號變化。省去了第一級放大器(IA的第二個功能)、第二級放大器和高通濾波器。另外，器件±2.2 V的輸入量程也非常適合ECG應(yīng)用。

    MAX11040K的采樣率為3.072 MHz(過采樣Σ-Δ)，輸出數(shù)據(jù)速率(即有效采樣率)可編程，將其設(shè)置在64 kS/s～250 S/s，提高了系統(tǒng)靈活性。對于小信號，該器件具有誤差平滑功能，采用∑-Δ ADC架構(gòu)也消除了抗混疊濾波器的需求。
    MAX11040K的另外兩個功能也非常適合ECG應(yīng)用，即同步采樣和可編程相位延遲。當前世界上流行的是12導(dǎo)聯(lián)ECG，保持相位的完整性非常重要。每片MAX11040K提供4個差分通道，相當于8個探頭。MAX11040K可以最多級聯(lián)8片器件，支持多達64個通道的同步采樣。不僅可以同時對各通道進行采樣，而且每個通道的相位也可以編程設(shè)置(0～333 μs延時，步長為1.33 μs)。
MAX11040解決方案的測試結(jié)果
    圖3為MAX11040K評估板框圖，可用于實際測試評估。該評估板包含兩片MAX11040K，配置工作在8通道同步采集。該評估板可以插入PC的USB口，帶有存儲器和DSP，便于項目開發(fā)。

    在實驗中增加銅箔連通ECG信號，在ADC輸入和電極之間串聯(lián)22 kΩ電阻。130 kΩ的ADC輸入阻抗(XIN時鐘頻率為24.567 MHz)，使得信號出現(xiàn)75%的衰減，如圖4所示。測試結(jié)果如圖5所示，由上至下分別是原始數(shù)據(jù)時域顯示、濾波數(shù)據(jù)基于Blackman窗的32抽頭FIR濾波器、原始和濾波后的數(shù)據(jù)頻域顯示，峰值出現(xiàn)在60 Hz。

    MAX11040K ADC在不增加成本的前提下提供理想的特性指標。有助于降低研發(fā)預(yù)算、縮短設(shè)計時間、縮小電路板面積并減少系統(tǒng)的元件數(shù)量，同時也提高了方案的性能和可靠性。