我們知道，SERDES對(duì)參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常，SERDES供應(yīng)商會(huì)根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn)，以及性能數(shù)據(jù)，提出對(duì)參考時(shí)鐘的相位噪聲的具體要求。這個(gè)要求，通常是以不降低其SERDES性能為依據(jù)的，一般情況下較嚴(yán)。那么，是不是一點(diǎn)也不能違背呢？作為供應(yīng)商，總是希望有較好的參考時(shí)鐘，這樣系統(tǒng)余量最大。但作為用戶，總是希望用便宜的參考時(shí)鐘，滿足需要并有一定余量就行。這就要求在工程實(shí)踐中作某種平衡，你需要對(duì)系統(tǒng)指標(biāo)要求，SERDES性能有非常清楚的了解。

比如：XILINX 7系列SERDES的CPLL對(duì)參考時(shí)鐘的相位噪聲要求如下：

     用戶設(shè)計(jì)需要跑XAUI協(xié)議，由于XAUI接收機(jī)的CDR的抖動(dòng)容限拐點(diǎn)大約在1.87MHz。因此，參考時(shí)鐘的1MHz以下的相位噪聲可以適當(dāng)放寬。

Case 1：

參考時(shí)鐘的相位噪聲在1MHz以下已經(jīng)不滿足模板的要求，但1MHz以上本底噪聲有較大余量，很少的雜散有少量超標(biāo)。這是可以接受的，并且在工程實(shí)踐上，也是成功的，全面滿足了用戶的系統(tǒng)要求。

Case 2：

參考時(shí)鐘的相位噪聲在1MHz以下已經(jīng)不滿足模板的要求，且1MHz以上本底噪聲也沒有余量，雜散嚴(yán)重超標(biāo)。這是不可以接受的，并且在工程實(shí)踐上，也造成了收發(fā)兩個(gè)方向上的誤碼。