日前，Achronix 正式對(duì)外公布其Speedster22i FPGA系列的細(xì)節(jié)，該系列分為HD和HP兩個(gè)產(chǎn)品系列，采用了英特爾22nm 3D工藝制造，而在Achronix公布產(chǎn)品細(xì)節(jié)的前一天，英特爾也正式投產(chǎn)基于該工藝的產(chǎn)品。Achronix總裁兼首席執(zhí)行官Robert Blake強(qiáng)調(diào)，Speedster22i FPGA產(chǎn)品是業(yè)內(nèi)唯一針對(duì)應(yīng)用的高端FPGA，其功耗和成本都是28nm高端FPGA的一半。
據(jù)Blake介紹，Speedster22i器件是首批包括內(nèi)置端到端、硬核I P 接口協(xié)議功能的FPGA，主要面向通信和測(cè)試應(yīng)用。Speedster22i的硬核IP包括完整的I/O協(xié)議棧，可用于 10G/40G/100G、Interlaken、PCIExpress gen1/2/3和用于2.133Gbps DDR3的內(nèi)存控制器。在其他的FPGA中，這些功能都由可編程陣列來(lái)實(shí)現(xiàn)，使時(shí)序收斂具有挑戰(zhàn)性并要求占用可編程陣列中高達(dá)50萬(wàn)個(gè)的等效查找表(LUT)。這給傳統(tǒng)的FPGA設(shè)計(jì)增加了大量的成本和功耗，而在Speedster FPGA產(chǎn)品中它們都是基本的連接。此外，嵌入式硬核IP消除了采購(gòu)、集成和測(cè)試這些功能相應(yīng)的軟核IP成本。
Speedster22i的HD和HP兩個(gè)系列共享相同I/O功能和硬核IP。兩個(gè)系列都充分發(fā)揮了Achronix的CAD Environment(ACE)開(kāi)發(fā)平臺(tái)，該平臺(tái)為開(kāi)發(fā)工程師提供了一種方便和熟悉的工具環(huán)境。從架構(gòu)上來(lái)看，HD系列是基于同步內(nèi)核的FPGA，強(qiáng)調(diào)的是器件的高密度和低功耗。HD系列有四個(gè)成員，其中最大的器件擁有170萬(wàn)個(gè)有效的查找表和144Mb嵌入式RAM。此外，還帶有最多可達(dá)16個(gè)28Gbps的高速收發(fā)器(SerDes)、64個(gè)12.75Gbps的SerDes和960個(gè)通用2.133Gbps的I/O，HD系列提供了業(yè)界最高的I/O帶寬，非常適用于高端交換機(jī)和橋接應(yīng)用。該系列中的HD1000的工程樣片將在2012年第三季度開(kāi)始發(fā)貨。
HP系列則是基于異步內(nèi)核的FPGA，利用了Achronix擁有專(zhuān)利的picoPIPE自定時(shí)鐘體系結(jié)構(gòu)，且可運(yùn)行在高達(dá)1.5 GHz的主頻，比基于同步的FPGA快3倍~4倍。HP FPGA產(chǎn)品專(zhuān)為前饋數(shù)據(jù)流和DSP應(yīng)用獲得最大性能而設(shè)計(jì)。HP系列有兩款產(chǎn)品，其中最大的器件擁有25萬(wàn)個(gè)查找表和64 Mb的嵌入式RAM。該系列預(yù)計(jì)在2013年一季度推出工程樣片。
Blake表示，近兩年，受制于功耗問(wèn)題的困擾，高端FPGA在密度和速度上的增長(zhǎng)速度都在放緩，而對(duì)于目標(biāo)應(yīng)用，嵌入式硬核IP的功耗比在通用FPGA的可編程結(jié)構(gòu)中執(zhí)行相同功能要少90%。此外，英特爾的22nm FinFET工藝所提供的創(chuàng)新可降低功耗達(dá)50%，同時(shí)比構(gòu)建在28nm平面工藝上的晶體管速度要快將近40%。對(duì)于HD系列器件而言，這些因素結(jié)合在一起帶來(lái)了比主流FPGA低出最高可達(dá)50%的總功率消耗。
為了配合新產(chǎn)品的開(kāi)發(fā)，Achronix已開(kāi)始提供其第三代ACE設(shè)計(jì)工具。Blake表示，HD和HP兩個(gè)系列都由ACE設(shè)計(jì)軟件4.2版本提供支持，該軟件現(xiàn)已供貨。ACE是唯一構(gòu)建在業(yè)界標(biāo)準(zhǔn)的Eclipse開(kāi)源平臺(tái)上的FPGA設(shè)計(jì)工具，使ACE對(duì)曾經(jīng)使用過(guò)構(gòu)建于Eclipse平臺(tái)的其他任何設(shè)計(jì)工具的工程師都簡(jiǎn)單易學(xué)。“第四代工具使時(shí)序收斂更加輕松，在絕大多數(shù)情況下時(shí)序收斂猶如按下按鈕般容易。”
基于和英特爾先進(jìn)工藝的合作，可為通信、網(wǎng)絡(luò)市場(chǎng)度身定制并提供豐富的IP和工具資源是Achronix的競(jìng)爭(zhēng)優(yōu)勢(shì)。Blake說(shuō)：“先進(jìn)工藝和我們?cè)趦?nèi)核結(jié)構(gòu)及面向目標(biāo)應(yīng)用的嵌入式硬IP這兩個(gè)方面的創(chuàng)新結(jié)合，將使我們的客戶(hù)擁有功耗和成本降低一半的高端FPGA。”他并表示，就市場(chǎng)需求而言，2014年，全球ASIC/ASSP市場(chǎng)在110億美金，而高端FPGA的市場(chǎng)在30億美金左右，作為替代，后者成長(zhǎng)空間依然巨大。Achronix產(chǎn)品的差異化戰(zhàn)略除了集中英特爾最新工藝的優(yōu)勢(shì)外，還充分發(fā)揮了一整套業(yè)界領(lǐng)先的I/O接口技術(shù)、核心技術(shù)以及由英特爾開(kāi)發(fā)的封裝IP。“這幫助我們獲得以前無(wú)法達(dá)到的性能和信號(hào)完整性新高度，并同時(shí)減少我們的開(kāi)發(fā)時(shí)間和開(kāi)發(fā)成本。”Blake說(shuō)。