摘 要：本文首先簡(jiǎn)略介紹了幾種當(dāng)前對(duì)Virtex 系列FPGA 進(jìn)行配置的方式和其不足之處， 在此基礎(chǔ)上提出了一種使用微處理器讀取SD 卡中的配置數(shù)據(jù)，并通過SELECTMAP 接口 對(duì)FPGA 進(jìn)行配置的方案，并輔以電路圖和工作流程圖，以及配置數(shù)據(jù)在SD 卡中的存儲(chǔ)方 式進(jìn)行說明。采用此配置方案可以使產(chǎn)品更新只涉及到修改SD 卡中的數(shù)據(jù)，方便靈活，有 利于降低大規(guī)模產(chǎn)品升級(jí)時(shí)的成本，適用于通信、工控等多個(gè)領(lǐng)域。

　　1．引言

　　由于 FPGA 良好的可編程性和優(yōu)越的性能表現(xiàn)，當(dāng)前采用FPGA 芯片的嵌入式系統(tǒng)數(shù) 量呈現(xiàn)迅速增加的趨勢(shì)，特別是在需要進(jìn)行大規(guī)模運(yùn)算的通信領(lǐng)域。目前FPGA 配置數(shù)據(jù)一 般使用基于SRAM 的存儲(chǔ)方式，掉電后數(shù)據(jù)消失，每次上電后都要重新寫入。配置數(shù)據(jù)的 寫入方式有3 種，即使用JTAG 仿真器、使用專用芯片以及使用微處理器。JTAG 仿真器的 方式在調(diào)試的時(shí)候使用較多，能隨時(shí)修改，但缺點(diǎn)是FPGA 芯片必須與電腦主機(jī)連接，失去 了靈活性。使用專用芯片的方式可以將配置數(shù)據(jù)事先存儲(chǔ)在非易失性存儲(chǔ)介質(zhì)中，為大規(guī)模 升級(jí)提供了方便，但不利之處在于專用芯片往往價(jià)格較高，并且也必須采用特定的存儲(chǔ)介質(zhì)， 提升了系統(tǒng)成本，而且沒有利用到板上的現(xiàn)有資源，需要為配置芯片設(shè)置出專用的空間，占 用了電路板上的空間資源。而第三種方式可以利用當(dāng)前嵌入式系統(tǒng)中一般都存在的微處理 器，同時(shí)也可以自行選擇合適的存儲(chǔ)介質(zhì)。下面就這種配置方案進(jìn)行說明。

　　2. 系統(tǒng)介紹

　　2.1 系統(tǒng)工作原理

　　本配置方案中使用的微控制器是Philips 公司生產(chǎn)的ARM7 處理器LPC2468。FPGA 則 是Xilinx 公司的Virtex SX95T。存儲(chǔ)配置數(shù)據(jù)的介質(zhì)是成本較低而且使用廣泛的SD 卡。

　　系統(tǒng)的工作原理是上電時(shí)微控制器LPC2468 從SD 卡中讀取FPGA 的配置文件，然后 通過其通用IO 管腳模擬FPGA 的某種配置模式的時(shí)序，將配置文件寫入到FPGA 的配置 RAM 中。Virtex 系列FPGA 有幾種不同的配置模式，每種配置模式使用到的管腳以及配置 信號(hào)的時(shí)序都是不同的， 因此對(duì)配置模式需要作出合適的選擇。

　　2.2 Viretex 系列FPGA 的配置模式

　　Viretex 系列FPGA 的配置模式是由上電時(shí)其專用配置管腳的狀態(tài)決定的，對(duì)應(yīng)的關(guān)系 如下表所示：

　　因在系統(tǒng)中使用微處理器作為主控制器，因此FPGA 的模式需選擇Slave 方式，所以有 2 種模式可以選擇，即Slave SelectMap 和Slave Serial。這2 種模式的區(qū)別在與數(shù)據(jù)管腳的數(shù) 目不同，Slave Serial 模式只有1 個(gè)管腳用于數(shù)據(jù)傳輸，屬于串行傳輸，而Slave SelectMap 模式有8 個(gè)管腳用于數(shù)據(jù)傳輸，屬于并行傳輸。這2 種模式可以任意選擇，本文選擇的是 Slave SelectMap 模式。

　　2.3 Slave SelectMap 配置模式

　　Slave SelectMap 配置模式在管腳信號(hào)功能、配置流程、配置數(shù)據(jù)等方面有自己的特點(diǎn)， 在進(jìn)行電路板設(shè)計(jì)以及程序編寫時(shí)需要注意。下面對(duì)其主要特點(diǎn)進(jìn)行說明。

　　2.3.1 Slave SelectMap 模式使用的管腳信號(hào)：

　　SelectMap 模式下使用的FPGA 管腳為：

　　根據(jù)上表，可以將微控制器的通用IO 管腳與上述FPGA 管腳連接起來，連接電路圖如圖1 所示：

　　2.3.2 Slave SelectMap 模式的配置流程

　　Slave SelectMap 模式下提供時(shí)鐘的是外部器件，本方案中的時(shí)鐘信號(hào)是CCLK 使用 ARM 芯片的通用IO 進(jìn)行模擬。同時(shí)，該模式下數(shù)據(jù)管腳有8 個(gè)，因此在每個(gè)CCLK 的上 升沿，F(xiàn)PGA 可以讀入1 個(gè)字節(jié)的數(shù)據(jù)。需要注意的是這1 字節(jié)的最高位是D0，而不是一 般微處理器默認(rèn)的D7，在電路板布線和編寫配置程序時(shí)應(yīng)給予相應(yīng)改變。

　　配置過程的具體流程如圖2 所示。

　　接收完配置數(shù)據(jù)后，DONE 管腳會(huì)被拉高。但這并不是表示配置過程已經(jīng)結(jié)束，系統(tǒng)仍 需要時(shí)鐘來進(jìn)行后續(xù)的上電啟動(dòng)工作。為保證上電配置過程的正確進(jìn)行，最好的辦法是將配 置文件中的所有數(shù)據(jù)寫入FPGA 中之后，然后繼續(xù)輸出CCLK 信號(hào)，直到DONE 管腳被拉 高。之后，再輸出8 個(gè)周期的CCLK，保證配置能正常完成。

　　根據(jù)上述流程，配置程序的主要函數(shù)的偽碼如下。

　　1.初始化函數(shù)SelectMAP_Init，在其它函數(shù)之前運(yùn)行。

　　SelectMAP_Init（）{

　　將ARM 通用IO 設(shè)置為對(duì)應(yīng)的SelectMap 管腳信號(hào)；

　　設(shè)置 PROGRAM#，CS#和WRITE#管腳為低電平；

　　延時(shí)至少300ns；

　　設(shè)置 PROGRAM#為高電平；

　　循環(huán)檢查INIT#是否變?yōu)楦唠娖剑?/p>

　　}

　　2.發(fā)送數(shù)據(jù)的函數(shù)SendData_Byte，發(fā)送1 字節(jié)的數(shù)據(jù)。

　　SendData（uint8 data）{

　　拉低CCLK；

　　將 D0~D7 電平設(shè)置為與data 對(duì)應(yīng)的狀態(tài)；

　　拉高 CCLK；

　　}

　　3.發(fā)送數(shù)據(jù)的函數(shù)SendData_Sector，發(fā)送SD 卡中1 個(gè)扇區(qū)的數(shù)據(jù)。

　　void SendData_Sector（uint8 * data）{

　　聲明計(jì)數(shù)器，并將初始值設(shè)為0；

　　調(diào)用 SendData_Byte 發(fā)送1 個(gè)字節(jié)的數(shù)據(jù)，計(jì)數(shù)器加1；

　　檢查 BUSY 管腳的狀態(tài)，等待其變?yōu)榈碗娖剑?/p>

　　檢查計(jì)數(shù)器是否到達(dá)規(guī)定的數(shù)據(jù)塊大小，達(dá)到時(shí)函數(shù)返回，未到達(dá)時(shí)繼續(xù)發(fā)送數(shù)據(jù)；

　　}

　　2.3.3 配置文件的格式

　　FPGA 支持將配置文件生成為幾種不同的格式，但在本方案中不是所有格式都可以使用 的。一般最常用的格式是.BIN 和.BIT 格式。由于.BIT 格式包含頭部開銷，會(huì)增加額外的處 理過程，因此本方案沒有支持.BIT 格式的數(shù)據(jù)，僅推薦使用.BIN 格式。

　　2.4 文件在SD 卡中的存儲(chǔ)

　　發(fā)送數(shù)據(jù)前，需要先從SD 卡中讀取配置文件。所有文件在SD 卡中都是按照一定的格式來組織的，本方案默認(rèn)文件采用FAT16 格式進(jìn)行存儲(chǔ)。FAT16 格式下，SD 卡的結(jié)構(gòu)如下圖所示［3］。

　　主引導(dǎo)記錄中最重要的參數(shù)是邏輯扇區(qū)的起始地址。獲得該參數(shù)后即可以讀取BIOS 參 數(shù)數(shù)據(jù)塊（BPB）。BPB 中存儲(chǔ)了扇區(qū)（Sector）、簇（Cluster）、文件分配表（FAT）的 大小，以及分區(qū)總扇區(qū)數(shù)等參數(shù)，是文件進(jìn)行操作時(shí)必不可少的。文件分配表則是指明了文 件存儲(chǔ)的位置，這些位置是以簇為單位的。每個(gè)簇包含的扇區(qū)數(shù)目在BPB 中說明。根文件 夾中存儲(chǔ)了各不同文件的文件名和起始簇以及文件大小等信息。

　　2.5 配置文件的讀取和發(fā)送

　　根據(jù)上述SD 卡存儲(chǔ)格式的說明，可以對(duì)存儲(chǔ)在其中的配置數(shù)據(jù)進(jìn)行讀取并發(fā)送出去。在本方案中，數(shù)據(jù)的讀取和發(fā)送是同時(shí)進(jìn)行的。

　　在對(duì) SD 卡進(jìn)行讀取時(shí)，首先需要讀取主引導(dǎo)記錄（MBR），獲得邏輯扇區(qū)的位置，然 后根據(jù)該位置讀取BIOS 參數(shù)數(shù)據(jù)塊（BPB），得到文件分配表（FAT）的位置以及扇區(qū)大 小等參數(shù)。在讀取文件分配表之前，需要先讀取根文件夾來獲得文件的起始位置，然后再 通過文件分配表獲得后續(xù)數(shù)據(jù)的位置。

　　得到文件的起始簇號(hào)之后，在文件分配表中讀取對(duì)應(yīng)該起始簇的字節(jié)，獲得文件存儲(chǔ)的 下一個(gè)簇的簇號(hào)，這樣可以連續(xù)的進(jìn)行讀取。在讀取一個(gè)簇后，即將整簇的數(shù)據(jù)發(fā)送出去。 如果發(fā)現(xiàn)文件分配表中某一簇對(duì)應(yīng)的數(shù)值是0xFFFF，則說明是文件最后一個(gè)簇，這時(shí)該簇 的數(shù)據(jù)可以不足一個(gè)整簇，需要對(duì)其中的數(shù)據(jù)進(jìn)行取舍，以保證發(fā)送數(shù)據(jù)的正確性。

　　對(duì)配置文件讀取和發(fā)送的函數(shù)偽碼如下所示。

　　ReadSD_FAT16（）{

　　讀取物理第0 扇區(qū)內(nèi)容，即MBR，獲取邏輯0 扇區(qū)的位置；

　　讀取邏輯0 扇區(qū)的內(nèi)容，獲取每扇區(qū)字節(jié)數(shù)，每簇扇區(qū)數(shù)，F(xiàn)AT 表占據(jù)的扇區(qū)數(shù)等參數(shù)；

　　讀取根文件夾的內(nèi)容，根據(jù)配置文件的文件名獲取其起始簇號(hào)和文件長(zhǎng)度；

　　將當(dāng)前簇設(shè)置為起始簇；

　　While（1）{

　　讀取FAT 中對(duì)應(yīng)當(dāng)前簇的內(nèi)容，獲得下一個(gè)簇的簇號(hào)；

　　FAT 表中對(duì)應(yīng)當(dāng)前簇的內(nèi)容為0xFFFF 時(shí)，即說明當(dāng)前簇是最后一個(gè)簇，計(jì)算該簇內(nèi)的有效數(shù)據(jù)，并進(jìn)行發(fā)送；

　　讀取當(dāng)前簇內(nèi)容，進(jìn)行發(fā)送；

　　當(dāng)前簇指向下一個(gè)簇；

　　}

　　}

　　3 結(jié)束語

　　在當(dāng)前FPGA 使用領(lǐng)域日趨廣泛的情況下，對(duì)現(xiàn)有的含有FPGA 的嵌入式產(chǎn)品進(jìn)行升 級(jí)更新成為了一項(xiàng)比較繁瑣的工作，特別是在產(chǎn)品數(shù)量較多的情況下。本方案提出了采用 SD 卡存儲(chǔ)配置數(shù)據(jù)的配置方案，使用了目前嵌入式系統(tǒng)中常見的ARM 微處理器和SD 卡， 不僅降低了成本，而且利用了現(xiàn)有資源，節(jié)省了電路板布線布局的空間。最重要的是使升級(jí) 過程更加簡(jiǎn)潔，在進(jìn)行調(diào)試時(shí)也可以靈活使用。本文只給出了對(duì)Virtex FPGA 進(jìn)行配置的情 況，該方案也可以適用于Spartan 系列FPGA。