SDH設(shè)備時(shí)鐘(SEC)是SDH光纖傳輸系統(tǒng)的重要組成部分，它為SDH設(shè)備提供全網(wǎng)統(tǒng)一的定時(shí)信息，以便使整個(gè)數(shù)字網(wǎng)各個(gè)節(jié)點(diǎn)的全部數(shù)據(jù)得以正確的傳輸和交換。
　　SEC的核心是鎖相環(huán)，它用來跟蹤網(wǎng)同步定時(shí)基準(zhǔn)，并對(duì)定時(shí)基準(zhǔn)在傳輸過程中產(chǎn)生的抖動(dòng)和漂移等損傷進(jìn)行過濾，而且當(dāng)所有外部定時(shí)基準(zhǔn)信號(hào)都不可用時(shí)，可以通過它內(nèi)部高穩(wěn)定度的壓控振蕩器，來實(shí)現(xiàn)高穩(wěn)定的時(shí)鐘輸出。
　　本文介紹一種捕獲帶寬很窄的數(shù)字鎖相環(huán)，由它構(gòu)成的SEC具有很好的頻率和相位特性，并對(duì)時(shí)鐘基準(zhǔn)具有很好的跟蹤性能，完全滿足ITU－TG.813規(guī)范的要求。
1 數(shù)字鎖相環(huán)的設(shè)計(jì)原理
　　鎖相環(huán)(PLL)是一種相位負(fù)反饋控制系統(tǒng)，大致分為模擬型和數(shù)字型兩類。由于用于SEC的鎖相環(huán)。需要能對(duì)其工作模式進(jìn)行控制，而使用模擬鎖相環(huán)作到這一點(diǎn)較為困難，因此我們采用數(shù)字鎖相環(huán)(DPLL)。該DPLL由鑒相器、環(huán)路濾波器、D/A轉(zhuǎn)換器及壓控振蕩器四個(gè)部分構(gòu)成。其工作原理如圖1所示，下面分別對(duì)它的各個(gè)部分加以介紹。
1.1 鑒相器
　　參看圖1，鑒相器(PD)是一個(gè)基于計(jì)數(shù)器的相位比較裝置，用來檢測參考時(shí)鐘信號(hào)frclk(t)與壓控振蕩器(VCO)輸出的反饋信號(hào)fvcoclk(t)之間的相位差，其輸出Ud(t)是該相位差的函數(shù)。為了提高PD的分辨率，我們對(duì)相差進(jìn)行了重復(fù)采樣，并對(duì)重復(fù)采樣的相差值進(jìn)行平均。PD可分為相位比較器和相位平均器兩部分。

1.1.1 相位比較器
　　相位比較器用來比較參考時(shí)鐘基準(zhǔn)信號(hào)RCLK與VCO輸出信號(hào)VCOCLK之間的相位差。相位比較器的結(jié)構(gòu)如圖2所示，它由參考周期計(jì)數(shù)器、相位計(jì)數(shù)器、相位采樣寄存器及相位重采樣控制器構(gòu)成。

　　參考周期計(jì)數(shù)器用來設(shè)置對(duì)相位計(jì)數(shù)器進(jìn)行采樣的參考采樣周期。用RCLK作為它的計(jì)數(shù)脈沖，當(dāng)參考周期計(jì)數(shù)器計(jì)滿一個(gè)周期后，它將輸出一個(gè)采樣使能信號(hào)SAMPLEN。相位計(jì)數(shù)器用來對(duì)VCOCLK進(jìn)行計(jì)數(shù)。
　　相位采樣寄存器用來寄存相位計(jì)數(shù)器的計(jì)數(shù)值。當(dāng)一個(gè)參考采樣周期結(jié)束時(shí)，相位采樣寄存器在SAMPLEN的作用下，保存相位計(jì)數(shù)器的計(jì)數(shù)值。
　　將參考周期計(jì)數(shù)器和相位計(jì)數(shù)器的理想計(jì)數(shù)周期(VCOCLK鎖定于RCLK時(shí))設(shè)為相同。兩個(gè)連續(xù)的相位計(jì)數(shù)器采樣值之差，對(duì)應(yīng)著一個(gè)參考采樣周期內(nèi)VCOCLK與RCLK相位差的變化。由此即可得出VCOCLK與RCLK的頻率關(guān)系。
　　為了防止在一個(gè)相位平均周期同時(shí)使用相位計(jì)數(shù)器翻轉(zhuǎn)點(diǎn)兩側(cè)的相位采樣值來作相位平均，我們設(shè)計(jì)了相位重采樣控制器。首先按照相位計(jì)數(shù)器計(jì)數(shù)值的大小將相位計(jì)數(shù)器的計(jì)數(shù)過程分成四個(gè)象限，每個(gè)象限約等于計(jì)數(shù)器滿值的四分之一，再用比較器來確定每次采樣是在計(jì)數(shù)的哪個(gè)象限。如果兩次連續(xù)的采樣是在第一和第四象限，則這兩個(gè)采樣值在數(shù)值上不連續(xù)，因此這個(gè)相位平均周期無效。此時(shí)，相位重采樣控制器將產(chǎn)生一個(gè)參考相位定位信號(hào)RPHAF，由它對(duì)相位計(jì)數(shù)器清零，使相位采樣點(diǎn)落于相位計(jì)數(shù)器的計(jì)數(shù)中間值處。RPHAF同時(shí)送給相位平均器。
1.1.2 相位平均器
　　為了提高PD的分辨率和對(duì)輸入隨機(jī)噪聲的抑制能力，我們對(duì)相位計(jì)數(shù)器輸出的相位值進(jìn)行了重復(fù)采樣，再對(duì)獲得的多個(gè)相位值進(jìn)行平均。但是要注意被平均的采樣值個(gè)數(shù)并不可以無限提高，因?yàn)樽罱K的采樣頻率即相位平均頻率必須滿足 Nyquist準(zhǔn)則對(duì)采樣頻率的要求，即相位平均頻率必須大于相位變化頻率的兩倍。
　　相位平均器的結(jié)構(gòu)如圖3所示，它由采樣計(jì)數(shù)器、采樣累加器、相位平均控制器及相位累加值寄存器構(gòu)成。

　　雖然該功能模塊稱作相位平均器，但它實(shí)際上只是完成累加功能。它將十六位的相位采樣值(PHSAMP)變?yōu)槿坏南辔焕奂又?PHWORD)，并不對(duì)累加值做除法，該除法可隱含在環(huán)路濾波器的增益取值中。
　　采樣計(jì)數(shù)器對(duì)SAMPLEN進(jìn)行計(jì)數(shù)，進(jìn)而設(shè)置相位平均周期。采樣累加器用來對(duì)一個(gè)相位平均周期內(nèi)的PHSAMP作累加。當(dāng)一個(gè)相位平均周期結(jié)束時(shí)，采樣計(jì)數(shù)器發(fā)出一個(gè)標(biāo)志信號(hào)EOC，使相位采樣累加值移入相位累加值寄存器，同時(shí)，對(duì)采樣累加器清零。
　　相位平均控制器一方面在每個(gè)相位平均周期結(jié)束時(shí)向處理器發(fā)出讀數(shù)請求信號(hào)CPU－RD，另一方面在發(fā)生參考相位定位事件時(shí)防止將無效的相位累加值寫入相位累加值寄存器，同時(shí)，向處理器發(fā)出參考相位定位狀態(tài)指示信號(hào)RPHAC。
　　我們采用現(xiàn)場可編程邏輯陣列(FPGA)實(shí)現(xiàn)PD。
1.2 數(shù)字式環(huán)路濾波器
　　數(shù)字式環(huán)路濾波器(DLF)用于濾除PD輸出信號(hào)中的高頻噪聲，并控制相位校正的速度。它的輸出經(jīng)D/A轉(zhuǎn)換后，控制VCO的輸出頻率。根據(jù)DLF算法的不同，DPLL可以有三種不同的工作模式。DLF的算法由相位瞬變監(jiān)視器決定。下面分別介紹相位瞬變監(jiān)視器和DLF的濾波算法。
1.2.1 相位瞬變監(jiān)視器
　　相位瞬變監(jiān)視器由單片機(jī)系統(tǒng)實(shí)現(xiàn)，用來監(jiān)視鑒相器輸出結(jié)果的變化，如圖4所示。
　　用上一個(gè)相位累加值與當(dāng)前的累加值相減，差值為Δθ。在一個(gè)相位平均周期內(nèi)，Δθ對(duì)應(yīng)著VCOCLK與RCLK相位差的變化。Δθ的大小決定著DLF的算法，使DPLL工作在三種不同的模式：快捕模式、跟蹤模式和保持模式。DPLL的工作模式變遷如圖5所示。

　　當(dāng)DPLL剛進(jìn)入初始狀態(tài)或退出保持態(tài)時(shí)，DPLL使用較大的DLF增益以加快捕捉參考頻率的速度，此時(shí)DPLL的工作模式稱為快捕模式。用Δθ來調(diào)節(jié)先前計(jì)算的用于控制VCO的電壓控制值(VOLCON)。如果Δθ為正，即當(dāng)前的累加相位值小于上一個(gè)累加相位值，則意味著VCOCLK比RCLK要慢，這時(shí)就要增加VOLCON的值。反之，就要減小VOLCON的值。該功能由DLF算法來實(shí)現(xiàn)。
　　當(dāng)DPLL處于快捕模式時(shí)，如果相差值Δθ在連續(xù)3個(gè)相位平均周期都小于對(duì)應(yīng)的快捕相差門限Δθ_fast，則DLF取較小的增益，DPLL處于跟蹤模式。此時(shí)， VOLCON的調(diào)節(jié)方式和快捕模式時(shí)的相同。
　　當(dāng)DPLL處于跟蹤模式時(shí)，如果相差值Δθ大于保持態(tài)門限Δθ_hold，則DPLL進(jìn)入保持模式。此時(shí)，DLF不再更新VOLCON。在保持模式，如果相差值Δθ在連續(xù)3個(gè)相位平均周期都小于保持態(tài)門限Δθ_hold時(shí)，DPLL將退出保持模式而進(jìn)入快捕模式。
1.2.2 數(shù)字式環(huán)路濾波器的算法
　　DLF的算法是指用于濾除PD輸出信號(hào)中高頻噪聲以及計(jì)算VOLCON的傳遞函數(shù)。根據(jù)該算法的不同，DPLL可以工作在快捕、跟蹤和保持三種狀態(tài)。
　　DLF由具有積分特性的數(shù)字式低通濾波器構(gòu)成。如果要使用一階模擬濾波器得到鎖相環(huán)，則該濾波器的傳遞函數(shù)可為：
　　
　　ITU－T G.813要求PLL通常在1Hz～10Hz之間，通帶內(nèi)幅值的增益不高于0.2dB，而且對(duì)高頻分量應(yīng)有－20dB/(10倍頻程)的衰減，由此可以確定A的取值范圍。相位瞬變監(jiān)視器根據(jù)相位累加值的變化，可以確定不同的A值以使濾波器獲得不同的增益，進(jìn)而使DPLL在快捕和跟蹤狀態(tài)轉(zhuǎn)換，或保持VOLCON不變而處于保持態(tài)。
　　我們使用雙線性映射法來設(shè)計(jì)符合式(1)濾波特性的無限沖激數(shù)字濾波器，其相應(yīng)的Z變換傳遞函數(shù)為：
　　
　　這里Ts是DLF的采樣周期，等于相位平均器的相位平均周期。由式(2)即可得到該DLF的遞推濾波算法，該算法由單片機(jī)系統(tǒng)來實(shí)現(xiàn)。
1.3 壓控振蕩器及D/A轉(zhuǎn)換器
　　參看圖1，壓控振蕩器(VCO)是一個(gè)電壓/頻率變換裝置，它的輸出頻率與輸入控制電壓呈線性關(guān)系，即:
　　

　　當(dāng)VCO輸出頻率f_vcoclk(t)與基準(zhǔn)頻率f_rclk(t)不同時(shí)，PD的輸出電壓U_d(t)是頻率差和相位差的函數(shù)。U_d(t)經(jīng)過DLF低通濾波后得到UC(t)，用來控制輸出頻率f_vcoclk(t)使其接近輸入頻率_frclk(t)，直至頻差消失、頻率鎖定。
　　假設(shè)Δf是VCO的頻率變化范圍，b是D/A轉(zhuǎn)換器的位數(shù)，則VCO的輸出頻率精度Δf可表示為：
　　
　　由式(4)可以看出，D/A轉(zhuǎn)換器的精度決定著VCO輸出頻率的精度。本DPLL使用16位的D/A轉(zhuǎn)換器，以獲得足夠高的輸出頻率精度。
2 性能測試
　　我們對(duì)該DPLL的多種指標(biāo)作了測試，下面主要給出鎖定模式下的相位漂移和保持模式下的相位漂移。測試方法如圖6所示。

2.1 鎖定方式下的相位漂移
　　參看圖6，將參考基準(zhǔn)時(shí)鐘RCLK和鎖相環(huán)輸出時(shí)鐘VCOCLK分別接入比相儀的兩個(gè)通道，當(dāng)DPLL鎖定于RCLK(VCOCLK 等于RCLK)時(shí)，即可測量在鎖定方式下VCOCLK相對(duì)于RCLK的相位漂移。
　　圖7中，一條曲線為ITU－T G.813給出的鎖定方式下允許的最大時(shí)間間隔相位誤差(MTIE)模板的曲線，另一條曲線是相應(yīng)的實(shí)測曲線。由圖可知，本DPLL遠(yuǎn)遠(yuǎn)優(yōu)于該項(xiàng)指標(biāo)。
2.2 保持模式下的相位漂移
　　參看圖6，當(dāng)DPLL鎖定于RCLK時(shí)，人為切斷RCLK對(duì)DPLL的輸入，DPLL則由鎖定態(tài)進(jìn)入保持態(tài)，可用比相儀測量在保持態(tài)時(shí)VCOCLK相對(duì)于RCLK的相位漂移。
　　圖8中，一條曲線為ITU－T G.813給出的DPLL由鎖定態(tài)進(jìn)入保持態(tài)所允許的最大相位變換模板的曲線，另一條曲線為對(duì)應(yīng)的實(shí)測相位漂移曲線。由圖可知，本DPLL遠(yuǎn)優(yōu)于該項(xiàng)指標(biāo)。

?