1 RFID系統(tǒng)與PA
    近年來，無線通信技術(shù)得到了迅速發(fā)展。射頻識別RFID（Radio Frequency Identification）作為一種新興的自動化識別技術(shù)已經(jīng)廣泛應(yīng)用于物流管理、門禁管理等多個領(lǐng)域，有廣泛的應(yīng)用前景和巨大的市場價值。其基本原理是利用射頻信號的反射傳輸，實現(xiàn)讀寫器與標(biāo)簽之間的通信[1]。
    一個典型的RFID系統(tǒng)包括讀寫器、標(biāo)簽、后臺計算機等[2]，功率放大器是RFID系統(tǒng)的最后一級，它負(fù)責(zé)將基帶電路傳送來的調(diào)制信號放大，然后通過天線發(fā)射出去。由于功率放大器存在非線性失真等非理想因素，而且是系統(tǒng)中功耗最大的器件，故必須仔細(xì)設(shè)計,以免影響發(fā)射信號質(zhì)量。
    目前功率放大器市場上較為流行的工藝是砷化鎵（GaAs）工藝，它具有良好的高頻特性，但價格昂貴。隨著便攜式設(shè)備的廣泛應(yīng)用，低壓、低成本、高效率IC(Integrated Circuit)成為技術(shù)研究的重點?，F(xiàn)今CMOS工藝的截止頻率能達到100 GHz以上，顯示了良好的高頻特性。而其工藝簡單、價格便宜、易于與其他模塊集成的特點，也使得CMOS功率放大器得到了廣泛的研究和應(yīng)用，現(xiàn)在已經(jīng)有研究人員設(shè)計了60 GHz的功率放大器[3，4]。
    本文采用臺積電的CMOS工藝(TSMC0.18rf)，實現(xiàn)了一款用于RFID讀寫器的功率放大器，工作頻段為902 MHz～928 MHz。系統(tǒng)采用幅移鍵控調(diào)制方式（ASK），為了保證線性度，同時兼顧效率，故放大器工作在AB類。功率放大器飽和輸出功率為17.8 dBm，功率附加效率達到了40%，輸出1 dB壓縮點為15.4 dBm，小信號增益28.7 dB。
2 電路設(shè)計
    本文描述的功率放大器如圖1所示。

    由于單級放大不能提供足夠大的增益，故采用兩級放大結(jié)構(gòu)以保證輸出功率；為了保證功率放大器的線性度與效率，第一級偏置在A類，第二級工作在AB類。兩級放大器的工作電源Vdd都是1.8 V。第一級MOS管上串聯(lián)的電阻R1和電容C2能夠提高功率放大器低頻下的穩(wěn)定性[5]；L1、C1、Cd1構(gòu)成輸入匹配網(wǎng)絡(luò)，其中Cd1也起隔直電容的作用；Cd2、L2、C4、C5構(gòu)成輸出匹配網(wǎng)絡(luò)，用于抑制高次諧波分量，同時將天線負(fù)載轉(zhuǎn)換為輸出級最佳匹配負(fù)載；L3、L4分別是第一級和第二級的源級鍵合線；RFC1和RFC2分別是第一級和第二級的扼流圈RFC（RF Choke）。
    深亞微米工藝下，MOS管的擊穿電壓值低。由于AB類功率放大器工作時的漏極電壓可達2倍電源電壓，容易使得MOS柵漏極電壓超過擊穿電壓，所以，為了防止MOS管被擊穿，第二級采用共源共柵（Cascode）結(jié)構(gòu)。同時，由于Cascode結(jié)構(gòu)的隔離作用，能夠增加前后級的隔離度，進而增加功率放大器的穩(wěn)定性。

3 版圖設(shè)計
    在Cadence Virtuoso環(huán)境下設(shè)計了版圖，版圖尺寸為760 ?滋m×450 ?滋m。在版圖設(shè)計時，需要注意以下問題：
    (1)由于功率放大器飽和工作時，流經(jīng)放大級的電流比較大，因此必須要考慮源極、漏極金屬走線的寬度。在TSMC 0.18rf工藝下，M1-M5的電流(DC)能力為1 mA/?滋m（110 ℃）。因此在設(shè)計第二級時，需要采用多個MOS管并聯(lián)的方式以增加源極、漏極金屬寬度，防止因電流過大而造成金屬熔斷。
    (2)在功率放大器中，MOS管源極鍵合線(bond-wire)嚴(yán)重影響了輸出功率的大小，同時由于產(chǎn)生的源極反饋會對功率放大器的穩(wěn)定性產(chǎn)生影響，所以必須盡量減小鍵合線電感量。通過增加PAD數(shù)量，使多根鍵合線并聯(lián)，這樣可以顯著地減小寄生電感量。排版時應(yīng)盡量讓地線和電源線交叉平行，相同信號線垂直走向，這樣有利于減小走線之間的互感。
    (3)由于功率放大器的干擾信號能夠通過襯底嚴(yán)重影響LNA等其他電路模塊，因此在版圖設(shè)計時一定要添加足夠的保護環(huán)，以減小對其他模塊的影響[6，7]。并且，由于功率放大器是最大熱源，在系統(tǒng)版圖設(shè)計時，需要注意功放模塊與其他差分對模塊之間的距離，以減小由于受熱不均而造成的失配。
    (4)功率放大器第一級和第二級的接地點要有足夠的距離，這樣能夠減少兩級之間的串?dāng)_，從而進一步減小鍵合線的影響[8]。
4 前后仿真結(jié)果對比與討論
      對版圖提取寄生參數(shù)的后仿真結(jié)果如圖2所示。在915 MHz處，輸出飽和功率為19 dBm，輸入1 dB壓縮點-13.6 dBm，輸出1 dB壓縮點17.6 dBm，功率增益為31 dB，1 dB壓縮點功率附加效率PAE為38%；輸入駐波比S11=-19 dB，輸出端由于采用最大功率匹配，所以S22=-5.7 dB。同時K因子大于2，Bf因子也大于0，顯示了良好的穩(wěn)定性。

    造成后仿真結(jié)果變差的原因主要是走線寄生電阻、電感等改變了管子的偏置狀態(tài)，導(dǎo)致電流減小，放大能力減弱，同時也造成了輸出匹配點的變化。為了解決偏置電流減小的問題，可以增加偏置電流的控制電路，以調(diào)節(jié)偏置電流大小，補償由于寄生參數(shù)造成的損失。在集成系統(tǒng)中，可以通過數(shù)字部分控制多個電流源開關(guān)，從而達到控制偏置電流的目的。由于片內(nèi)電感Q值太低，所以將匹配網(wǎng)絡(luò)放在芯片外部，同時方便調(diào)諧。
    在系統(tǒng)應(yīng)用中，由于采用單端結(jié)構(gòu)，所以在功率放大器前需要有一個差分轉(zhuǎn)單端D2S(Differential to Single)的模塊將混頻器（Mixer）送過來的差分信號轉(zhuǎn)換成單端信號。但D2S的線性度比較差，會影響整體的線性度，同時由于單端放大器對偶次諧波沒有抑制作用，故有干擾信號通過襯底影響其他模塊。因此，在實際應(yīng)用中，采用差分放大器、內(nèi)部集成巴倫（Balun）或者使用外部巴倫是較為常見的使用形式。
5 流片測試結(jié)果
    投片并綁定后，用Agilent E5071C網(wǎng)絡(luò)分析儀和N9010A頻譜分析儀進行測試。調(diào)整匹配網(wǎng)絡(luò)后的測試結(jié)果如圖3所示。

    從測試結(jié)果看出，輸入輸出端口在915 MHz附近達到了很好的匹配效果，其中S11=-18 dB，S22=-20 dB，如圖(a)所示。同時測得功率放大器在915 MHz有飽和輸出功率17.8 dBm，小信號功率增益為28.7 dB。輸入1 dB壓縮點為-12.4 dBm，輸出1dB壓縮點為15.4 dBm，如圖(b)和圖（c）所示。在功率放大器飽和輸出時，電流源提供的直流電流為82 mA，求得飽和時的功率附加效率為40%。
    功率增益、PAE等與后仿真有較大惡化，原因在于綁定線、寄生電阻等會消耗電壓余度。PCB版圖繪制不佳，也會造成功率放大器性能惡化。
參考文獻
[1] EPC Radio-Frequency Identity Protocols：class-1 Generation-2 UHF RFID, Protocol for Communications at 860 MHz～960 MHz，Version 1.0.9，2005(1).
[2] Daniel Mark Dobkin.The RF in RFID: Passive UHF RFID in Practice[M].Newnes，2007.
[3] COHEN E.60 GHz 45 nm PA for linear OFDM signal with  predistortion correction achieving 6.1% PAE and -28 dB EVM[C].//Radio Frequency Integrated Circuits Symposium，2009：35-38.
[4] RACZKOWSKI K.50-to-67 GHz ESD-Protected power amplifiers in digital 45 nm LP CMOS[C].//International Solid State Circuits Conference，2009：382-384.
[5] Steve C.C.RF power amplifiers for wireless communications[M].London，Artech House，2002.
[6] Li R.Key issues in RF/RFIC circuit design[M].Peking：High Education Press，2007(6).
[7] KANG J，YOON J.A highly linear and efficient differential CMOS power amplifier with harmonic control[J].IEEE J. Solid-State Circuits，vol.41，no.6：1314-1322，2006(6).
[8] HUSEYIN A，HENRIK S，JAN H M.A CMOS power  amplifier using ground separation technique[C]. Silicon monolithic integrated circuits in RF systems,2007.