? 近日，ARM公司宣布開始向臺積電的40納米G制造工藝提供業(yè)界最完善的IP平臺。這一ARM 最新的、已通過流片驗證的物理IP能夠滿足性能驅(qū)動消費產(chǎn)品的高成本效率開發(fā)；這些產(chǎn)品要求在不提高功耗的前提下提供先進的功能。這一平臺是為那些期望使用40納米工藝進行設(shè)計的開發(fā)者設(shè)計的，能夠促進更高水平的技術(shù)創(chuàng)新，同時保持性能驅(qū)動消費產(chǎn)品的功耗水平。這些消費產(chǎn)品包括：磁盤驅(qū)動器、機頂盒、移動計算設(shè)備、網(wǎng)絡(luò)應(yīng)用、高清電視以及圖形處理器。

?

? 通過多通道的邏輯庫，ARM平臺提供了非常高的靈活性。這些庫包括高性能和高密度標(biāo)準(zhǔn)單元庫，以及電源管理套件和ECO套件庫擴展；后者主要用于解決亞微米設(shè)計中的漏電問題。所有的多通道長度庫（length libraries）在管腳封裝方面全部兼容，使得在標(biāo)準(zhǔn)設(shè)計流程中進行單元交換變得非常方便。通過以長通道長度設(shè)備（Long Channel Length Devices）取代或補充HVt、RVt或者LVt嵌入層，能夠極大地節(jié)省功耗和成本，提供更好的性能、更低的泄漏以及更低的制造成本。

?

? 此外，該平臺還包括嵌入式存儲器編譯器和接口IP，能夠滿足眾多對性能、功耗和面積的要求。最優(yōu)化的存儲器編譯器能夠提供最高的片上系統(tǒng)（SoC）性能，減小芯片尺寸，同時利用先進的電源管理技術(shù)將系統(tǒng)總功耗降到最低，從而實現(xiàn)更低的芯片和封裝成本。先進的電源管理是ARM存儲器架構(gòu)一個基本部分，在SoC中能夠顯著降低動態(tài)功耗和泄漏功耗。高密度存儲器連同ARM創(chuàng)新的高速架構(gòu)和專門針對多處理器的低功耗管理模式一起，可以實現(xiàn)出眾的ARM CPU，這在非處理器優(yōu)化解決方案中是實現(xiàn)不了的。

?

? ARM 40納米接口IP為SoC設(shè)計師提供了一組完善的通用I/O、專用I/O和DDR接口宏。接口IP在設(shè)計時被賦予先進的可編程性，這使得它能夠在將ARM CPU與外部相連、從而實現(xiàn)多種SoC應(yīng)用的時候提供非常高的靈活性。這一接口IP中含有一些能夠被動態(tài)控制的電源和泄漏節(jié)省模式，從而進一步優(yōu)化整體的SoC功耗，并實現(xiàn)更好的電源配置細(xì)度。通過使用普通的ESD和電源導(dǎo)軌設(shè)計方法論，這一接口IP能夠?qū)崿F(xiàn)無縫的擴充棧（pad ring）集成，并且顯著降低可靠性風(fēng)險。ARM同時還提供業(yè)界領(lǐng)先的、高度集成的、全速的DDR PHY解決方案，以及對高速BIST和DFI支持，與專用I/O（例如LVDS物理接口）一起，支持靈活的存儲控制器的集成。

?

? ARM物理IP部門執(zhí)行副總裁兼總經(jīng)理Simon Segars表示：“ARM在同時開發(fā)處理器IP和物理IP方面有著獨一無二的地位，使得這兩者能夠充分地互相補充，并縮短整體設(shè)計周期。我們通過在早期與領(lǐng)先的代工廠和EDA公司合作，進一步提高了我們的技術(shù)，確保了一個強大的支持基礎(chǔ)架構(gòu)的存在，為設(shè)計師提供了一個低風(fēng)險、經(jīng)流片驗證、具有成本效率的設(shè)計戰(zhàn)略。通過我們與臺積電的戰(zhàn)略合作，我們能夠用制造工藝對物理設(shè)計進行優(yōu)化，從而提供最理想的結(jié)果?！?/FONT>