??? 摘 要： 介紹一種高效結(jié)構(gòu)的數(shù)字信道化接收機(jī)，從傳統(tǒng)的低通濾波器結(jié)構(gòu)形式出發(fā)，推導(dǎo)了基于多相濾波器組結(jié)構(gòu)的實(shí)信號(hào)信道化接收機(jī)模型。構(gòu)建了信道化接收機(jī)硬件平臺(tái)，并采用均勻?yàn)V波器組劃分形式，實(shí)現(xiàn)了雙通道瞬時(shí)帶寬480MHz和單通道瞬時(shí)帶寬960MHz的信道化接收機(jī)。給出了該信道化接收機(jī)FPGA實(shí)現(xiàn)的具體功能結(jié)構(gòu)，并通過系統(tǒng)實(shí)際測(cè)試，驗(yàn)證了信道化接收、信道判別和瞬時(shí)相位提取功能的正確性。
??? 關(guān)鍵詞： 信道化接收機(jī)；多相濾波器組；高速A/D；瞬時(shí)相位
?
??? 在電子信息領(lǐng)域中，對(duì)于接收機(jī)的要求是處理的頻帶盡可能寬、動(dòng)態(tài)范圍盡可能大，以便得到更寬的頻率搜索范圍，獲取更多的信息量，并且具有檢測(cè)同時(shí)到達(dá)信號(hào)的能力[1]。隨著電子元器件的不斷發(fā)展，ADC的采樣速率越來越高，這為接收機(jī)實(shí)現(xiàn)寬頻帶覆蓋提供了硬件支持，而軟件無線電中基于多相濾波結(jié)構(gòu)的信道化接收又為實(shí)現(xiàn)全概率接收提供了理論依據(jù)[2]。
??? 本文介紹一種基于多相濾波結(jié)構(gòu)的高效信道化接收機(jī)，該接收機(jī)采用了美國國家半導(dǎo)體公司（National Semiconductor）的高速采樣器件ADC08D1000與ALTERA公司的StratixII系列FPGA，可實(shí)現(xiàn)瞬時(shí)帶寬480MHz的雙通道信道化接收和瞬時(shí)帶寬為960MHz的單通道信道化接收。另外，考慮到該信道化接收后續(xù)信號(hào)處理問題，采用了TI公司的TMS320C6000系列DSP芯片完成后續(xù)信號(hào)處理算法。
1 高效信道化接收機(jī)結(jié)構(gòu)模型
??? 本文設(shè)計(jì)的信道化接收機(jī)結(jié)構(gòu)模型采用多相濾波結(jié)構(gòu)模型。假設(shè)輸入信號(hào)為s(n)，采用低通濾波器沖激響應(yīng)為h(n)，信道數(shù)為K，抽取比為D。采用臨界抽取條件，即K=D情況下，可以由低通結(jié)構(gòu)推導(dǎo)出多相濾波結(jié)構(gòu)，即第K路信道的輸出為[3]：
????
??? 定義：信號(hào)D倍抽取后多相結(jié)構(gòu)表達(dá)式為sp(m)=s(mD-p)，濾波器的多相分量表達(dá)式為hp(m)=h(mD+p)，用i=iD+p帶入式（1）中，可得：
??? 
??? 從上述推導(dǎo)和轉(zhuǎn)換過程即可得到基于多相濾波結(jié)構(gòu)的信道化接收模型，如圖1所示。
?
????從低通濾波結(jié)構(gòu)到多相濾波結(jié)構(gòu)的轉(zhuǎn)換，可以看出該高效結(jié)構(gòu)中抽取置于混頻之前，可以將高速A/D轉(zhuǎn)換后的數(shù)據(jù)首先進(jìn)行D倍抽取，然后再混頻、濾波，使得混頻器、濾波器工作速率降了D倍，且后續(xù)DFT處理可采用FFT實(shí)現(xiàn)，提高了系統(tǒng)的數(shù)據(jù)處理速度，充分發(fā)揮了該結(jié)構(gòu)的高效性。
2 信道化接收機(jī)系統(tǒng)實(shí)現(xiàn)
2.1 系統(tǒng)硬件設(shè)計(jì)
??? 本文設(shè)計(jì)的高效信道化接收機(jī)的硬件原理框圖如圖2所示。由于該設(shè)計(jì)采用的高速A/D(ADC08D1000)內(nèi)部集成了雙通道模數(shù)轉(zhuǎn)換功能，采樣速率為1GHz，所以當(dāng)芯片工作于交叉采樣模式時(shí)，只需將信號(hào)接于信號(hào)輸入1端，信號(hào)輸入2端懸空，即可實(shí)現(xiàn)采樣速率為2GHz的采樣。因此該接收機(jī)可實(shí)現(xiàn)瞬時(shí)帶寬為480MHz的雙通道數(shù)字信道化接收和瞬時(shí)帶寬為960MHz的單通道數(shù)字信道化接收。
?
??? 由于本設(shè)計(jì)高速A/D輸出數(shù)據(jù)率在480MHz，因此高速A/D與FPGA接口采用差分信號(hào)走線，并且FPGA內(nèi)部對(duì)數(shù)據(jù)率采取降速處理以便后續(xù)處理，解決了高速采樣和后續(xù)信號(hào)處理之間的瓶頸問題。經(jīng)過FPGA內(nèi)部做信道化處理后的信號(hào)送入DSP中，可以實(shí)現(xiàn)后續(xù)相應(yīng)的信號(hào)處理算法。另外，可通過USB接口芯片將所需數(shù)據(jù)傳給PC機(jī)，完成數(shù)據(jù)的存儲(chǔ)、處理與顯示等。
2.2 均勻?yàn)V波器組劃分
?? ?基于多相濾波結(jié)構(gòu)的信道化接收機(jī)模型，本系統(tǒng)設(shè)計(jì)中對(duì)于?棕k的選擇按照其實(shí)信號(hào)多相結(jié)構(gòu)選取為ωk=
系統(tǒng)實(shí)現(xiàn)的瞬時(shí)帶寬為480MHz和960MHz兩種，其各自的信道數(shù)目分別為K=8和K=6，各自均勻?yàn)V波器組劃分情況如圖3所示。圖3(a)為瞬時(shí)帶寬為480MHz，信道數(shù)目為K=8時(shí)的均勻?yàn)V波器組劃分；圖3(b)為瞬時(shí)帶寬為960MHz，信道數(shù)目為K=16時(shí)的均勻?yàn)V波器組劃分[5]。兩種情況下均勻?yàn)V波器組劃分均采用了子帶部分交疊的劃分形式，過渡帶為5MHz。
?
2.3 FPGA內(nèi)部功能實(shí)現(xiàn)
??? 該信道化接收系統(tǒng)FPGA內(nèi)部功能主要包括系統(tǒng)全局時(shí)鐘模塊、PLL時(shí)鐘配置模塊、A/D采樣配置模塊、LVDS模塊、數(shù)據(jù)調(diào)整模塊以及FIFO模塊。高速A/D采樣得到的480MHz數(shù)據(jù)經(jīng)過FPGA內(nèi)部自帶的LVDS模塊，將2×16bit數(shù)據(jù)按照1：4分成2×64bit數(shù)據(jù)，相當(dāng)于抽取比D=8，即輸出數(shù)據(jù)率fout=fs/D=960MHz/8=120MHz，按照臨界抽取條件，信道數(shù)目K=D=8，瞬時(shí)帶寬為480MHz時(shí)，子帶寬度B0=60MHz。實(shí)現(xiàn)單通道瞬時(shí)帶寬960MHz的信道化結(jié)構(gòu)時(shí)，信道數(shù)目和抽取比為K=D=16，子帶寬度依然為B0=60MHz。經(jīng)過LVDS輸出的數(shù)據(jù)率為120MHz，送入數(shù)據(jù)調(diào)整模塊后進(jìn)行多相濾波結(jié)構(gòu)的信道化處理，其處理結(jié)果通過高速FIFO與DSP完成數(shù)據(jù)傳輸。具體FPGA內(nèi)部功能框圖如圖4所示。
?
3 實(shí)驗(yàn)測(cè)試結(jié)果
??? 在完成了基于多相濾波結(jié)構(gòu)的信道化接收機(jī)設(shè)計(jì)與調(diào)試的基礎(chǔ)上，對(duì)該接收系統(tǒng)進(jìn)行了實(shí)際測(cè)試。
3.1 對(duì)高速A/D數(shù)據(jù)采集的測(cè)試
??? 輸入信號(hào)頻率為500MHz，信號(hào)形式分別為連續(xù)波和脈沖波，A/D采樣速率為2GHz，利用FPGA自帶的SignalTapⅡ嵌入式邏輯分析觀察LVDS模塊調(diào)整后的多路信號(hào)波形。測(cè)試結(jié)果如圖5所示。
?
3.2 多相結(jié)構(gòu)信道化測(cè)向情況測(cè)試
??? 根據(jù)FPGA內(nèi)部多相濾波結(jié)構(gòu)的實(shí)現(xiàn)，其后續(xù)采用了CORDIC算法來實(shí)現(xiàn)瞬時(shí)幅度、瞬時(shí)相位的提取。實(shí)驗(yàn)中選擇輸入信號(hào)為100MHz的連續(xù)波信號(hào)，瞬時(shí)帶寬為480MHz，采樣速率為960MHz，利用DSP讀取高速FIFO中的數(shù)據(jù)，借助CCS開發(fā)環(huán)境，將得到的數(shù)據(jù)以波形顯示，如圖6所示。其中dsp_reg2為3表示信道3截獲了信號(hào)，與圖3(a)信道劃分情況相符；而圖形顯示的是CORDIC算法輸出的瞬時(shí)相位曲線。
?
3.3 截獲信號(hào)頻率測(cè)試情況
??? 輸入8個(gè)不同頻率的余弦信號(hào)，檢測(cè)系統(tǒng)截獲信號(hào)的信道編號(hào)是否正確以及記錄截獲信號(hào)的頻率。對(duì)照表1可知，系統(tǒng)輸出的信道編號(hào)是正確的。由于信道化系統(tǒng)的采樣時(shí)鐘可能存在偏差和抖動(dòng)，從而導(dǎo)致相位差測(cè)頻算法測(cè)頻出現(xiàn)偏差，即理論上各個(gè)信道中心頻率與實(shí)際有一定的偏差，故試驗(yàn)檢測(cè)頻率與測(cè)試信號(hào)頻率有一些偏差，但是已達(dá)性能指標(biāo)要求。
?
??? 本文介紹了一種基于多相濾波結(jié)構(gòu)的高效信道化接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)。借助采樣速率1GHz、集成雙通道的高速A/D，該信道化接收機(jī)可以實(shí)現(xiàn)雙通道瞬時(shí)帶寬480MHz和單通道瞬時(shí)帶寬960MHz的寬頻帶覆蓋。利用LVDS模塊實(shí)現(xiàn)了高速數(shù)據(jù)的降速，并在FPGA內(nèi)部實(shí)現(xiàn)了多相濾波結(jié)構(gòu)的數(shù)字信道化接收，采用CORDIC算法實(shí)現(xiàn)了瞬時(shí)幅度和瞬時(shí)相位的提取，并通過實(shí)際測(cè)試驗(yàn)證了高速數(shù)據(jù)采集、均勻信道化接收和瞬時(shí)相位提取的正確性。該高效結(jié)構(gòu)的信道化接收在FPGA內(nèi)部實(shí)現(xiàn)，具有結(jié)構(gòu)化設(shè)計(jì)靈活、方便的特點(diǎn)，且利用DSP可以實(shí)現(xiàn)后續(xù)的相關(guān)信號(hào)處理算法，適合工程應(yīng)用。
參考文獻(xiàn)
[1] 呂幼新，鄭立崗，王麗華.基于多相濾波的寬帶接收機(jī)技術(shù)[J].電子科技大學(xué)學(xué)報(bào)，2003，32(2)：113-139.
[2] 王洪.寬帶數(shù)字接收機(jī)關(guān)鍵技術(shù)研究及系統(tǒng)實(shí)現(xiàn)[D].電子科技大學(xué)，2007.
[3] 楊小牛，樓才義，徐建良.軟件無線電原理與應(yīng)用[M].電子工業(yè)出版社，2001.
[4] HARRIS F，DICK C，RICE M.Digital receivers and transmitters using polyphase filter banks for wireless communications[J].IEEE Transactions on Microwave Theory and Techniques，2003，51(4)：1395-1412.
[5] 周欣，吳瑛.一種基于多相濾波的高效信道化算法研究及改進(jìn)[J].信號(hào)處理，2008(2).