BGA封裝概述
為了滿足不斷變化的市場標(biāo)準(zhǔn)和更短的產(chǎn)品上市時間，可編程邏輯器件(PLD)越來越廣泛地應(yīng)用于電路板和系統(tǒng)設(shè)計中。使用可編程邏輯器件能夠加快產(chǎn)品上市時間，并且相對于特定應(yīng)用集成電路(ASIC)和特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)而言，具有更大的設(shè)計靈活性?？删幊踢壿嬈骷蚱湫碌漠a(chǎn)品架構(gòu)具有降低功耗、新的封裝選擇和更低的單片成本的特點，從而為許多產(chǎn)品(如手持設(shè)備)所采用。典型的可編程邏輯器件應(yīng)用包括：上電時序、電平轉(zhuǎn)換、時序控制、接口橋接、I/O擴(kuò)展和分立邏輯功能。
日益復(fù)雜的系統(tǒng)要求推動了對于提高PLD邏輯密度和增加I/O引腳的需求。因此，球柵陣列(BGA)成為了PLD可選的封裝方式。BGA封裝選擇，如片級BGA，精細(xì)間距BGA和芯片陣列BGA，已經(jīng)很大程度上取代了在大多數(shù)PLD上最常用的四方扁平封裝(QFP)。BGA受到系統(tǒng)設(shè)計師的廣泛歡迎，主要是由于其具有較高的I/O密度，從而大大提高了引腳數(shù)與電路板面積比，因為它比QFP封裝具有更小的封裝尺寸，因而也是空間受限應(yīng)用的理想選擇。它可以節(jié)省電路板面積及其封裝本身的高度。BGA封裝的其他主要優(yōu)點包括：更好的散熱性能、更小的未對準(zhǔn)公差、可靠的封裝結(jié)構(gòu)和經(jīng)驗證的組裝流程。
系統(tǒng)設(shè)計師面臨的挑戰(zhàn)
隨著可編程邏輯器件的演變，BGA封裝向著引腳數(shù)增加，引腳間距減小的方向發(fā)展。引腳間距或焊球間距是指兩個相鄰引腳中心或焊球中心之間的距離。引腳間距對從PLD引出I/O的布線產(chǎn)生重大影響。更高引腳數(shù)和更小引腳間距的發(fā)展趨勢使得系統(tǒng)設(shè)計師面臨巨大挑戰(zhàn)，他們必須使用更激進(jìn)的設(shè)計規(guī)則，通過先進(jìn)的疊層和過孔技術(shù)以滿足設(shè)計要求。總而言之，這些因素大大增加了印刷電路板成本。本文探討了系統(tǒng)設(shè)計師可以在進(jìn)行采用BGA封裝的PLD設(shè)計時，用以降低電路板成本的一些技巧。
影響印刷電路板制造成本的因素
印刷電路板的制造成本是許多電子產(chǎn)品的主要考慮因素。各種影響印刷電路板成本的因素有：印刷電路板層數(shù)、疊層技術(shù)和過孔技術(shù)的選擇、設(shè)計規(guī)則和布線技巧。
印刷電路板層數(shù)
印刷電路板的層數(shù)是影響印刷電路板成本的主要因素之一。術(shù)語“BGA breakout”是指在印刷電路板正常布線之前，fanout和引出引腳布線到器件周圍。BGA breakout是影響印刷電路板層數(shù)的最重要因素。可以通過選擇適當(dāng)?shù)腂GA breakout機(jī)制、疊層模型和過孔技術(shù)來使印刷電路板層數(shù)最小化。大多數(shù)可編程邏輯器件供應(yīng)商提供BGA breakout技巧，以協(xié)助電路板設(shè)計和布局。這些技巧有助于優(yōu)化印刷電路板的制造并降低成本。
疊層和過孔模型
疊層和過孔模型的選擇對于減少印刷電路板層數(shù)和制造成本的影響最大。疊層技術(shù)主要有兩種——FR-4層壓和高密度互連(HDI)。FR-4層壓疊層技術(shù)用于較大的電路設(shè)計，如電腦主板。HDI更適合于空間受限的應(yīng)用，如手持設(shè)備。
多層印刷電路板使用過孔或電鍍通孔將信號從一層傳輸?shù)搅硪粚由?。過孔類型主要有四種：通孔、盲孔、埋孔(或嵌入孔)和微孔。
通孔提供了貫通印刷電路板頂層和底層的連接。盲孔提供了頂層或底層與印刷電路板內(nèi)部某一層之間連接。嵌入孔或埋孔提供了印刷電路板內(nèi)部各層之間的連接。微孔是激光鉆孔而成的極小的孔，提供了多層電路板中幾層板之間的電氣連接。微孔用于HDI電路板。
通常情況下，采用通孔的層壓印刷電路板的制造成本最低，采用微孔的HDI疊層板的制造成本最高。采用盲孔或埋孔的層壓板的制造成本比采用通孔的層壓板高，而比采用微孔的HDI疊層板的成本低?，F(xiàn)在有幾種新的技術(shù)，使用環(huán)氧填充以及錫膜覆蓋過孔，也增加了電路板的成本。
設(shè)計規(guī)則
設(shè)計規(guī)則影響了制造良率和性能。當(dāng)采用更激進(jìn)的設(shè)計規(guī)則時會增加制造成本。設(shè)計規(guī)則的兩個示例如下。這兩個設(shè)計規(guī)則示例使用了8x8mm，0.5mm間距，132球型csBGA封裝的萊迪思MachXO PLD(LCMXO640-M132/MN132)。在每個示例中，MachXO PLD放在一塊4層的疊層電路板上。請注意，例1采用了比例2更激進(jìn)的設(shè)計規(guī)則。因此，為滿足第一個示例中設(shè)計規(guī)則的印刷電路板成本將超過第二個示例中的電路板。
大多數(shù)的PLD供應(yīng)商提供設(shè)計規(guī)則，如下面表格所示。這些設(shè)計規(guī)則有助于降低制造成本，而且得到大多數(shù)印刷電路板制造商的支持。
表1：萊迪思半導(dǎo)體推薦的針對不同引腳間距封裝的SMD焊盤
表2：萊迪思半導(dǎo)體推薦的針對0.8mm引腳間距caBGA封裝的
MachXO和ispMach4000ZE器件的設(shè)計規(guī)則
布線技巧
一旦選定了合適的疊層技術(shù)、過孔模型和設(shè)計規(guī)則，F(xiàn)anout過孔樣式就成了影響使用了BGA breakout技術(shù)的電路板層數(shù)的最重要因素。下面的幾個技巧有助于降低成本：
引出引腳到器件周圍使得更多的引腳可以布線在同一層上。當(dāng)使用引腳間距小于0.8mm BGA時，引出前兩排引腳的fanout過孔到器件周圍并盡量遠(yuǎn)離BGA封裝。將它們引得越遠(yuǎn)，可使得后兩排引腳能夠引出并布線在同一層上。這將有助于減少印刷電路板層數(shù)和制造成本。
使用北、南、東、西(NSEW)或偏重于層的走線來提高效率。當(dāng)只有2至4層可用于BGA布線時，由于極高的布線密度，引出到每一層的各個方向(也稱為NSEW布線)是合理的。但是，當(dāng)可用于BGA的布線超過4層時，使用偏重于層的概念，即引出布線符合偏重于層，可更有效的布線。
采用四象限dog-bone布線方法來增加布線密度。當(dāng)在一層的各個方向上引出引腳時，如果引出布線和過孔樣式(也稱為dog-bone)在不同象限有不同的方向，則會有助于布線。這是一種增加布線密度的有效方式。下圖顯示了一個四象限dog-bone布線示例。
圖1：用于7x7mm，0.5mm引腳間距，144球型csBGA封裝的ispMACH 4000ZE(LC4256ZE-MN144)的四象限dog-bone樣式fanout示例。
請注意四象限dog-bone布線增加了象限中央原點處行與列的布線通道。這個空間可用于更多信號的布線。在電路板上，該列和行的布線通道適合用于放置添加電容和上拉電阻。四象限dog-bone布線與焊盤內(nèi)過孔(via-in-pad)方式相比具有更低成本以及更低風(fēng)險的焊接問題。
使用焊盤內(nèi)過孔為引出引腳布線提供空間。使用焊盤內(nèi)過孔方式可以留出焊盤與焊盤之間的空間，用于其他信號的布線。顧名思義，BGA球型焊盤的中心可以做成通孔。圖2展示了這個技巧。
圖2：8x8mm，0.5mm引腳間距，132球型csBGA封裝的MachXO PLD(LCMXO640-M132/MN132)使用焊盤內(nèi)過孔引出引腳布線的示例。
三行BGA球型焊盤如圖所示。中間行使用焊盤內(nèi)過孔。當(dāng)裝配電源層或者地層時，這種技巧是最有用的，因為它實現(xiàn)了BGA下面連續(xù)的電源層或地層。當(dāng)使用焊盤內(nèi)過孔，我們必須記住，由于從fanout和過孔引出引腳的布線方式使得BGA下方電路板的背面可以用于電容和電阻的空間較少。
對齊盲孔以增加布線密度。當(dāng)使用盲孔時，在行和列方向上對齊盲孔是增加布線密度的一個非常有效的方法。特別是當(dāng)使用多引腳數(shù)的BGA時最為有效，并且此時引出器件引腳是影響電路板層數(shù)的主要因素。
使用微孔的HDI疊層技術(shù)來減少電路板層數(shù)。微孔與HDI有著密不可分的聯(lián)系。使用微孔對于減少HDI疊層電路板層數(shù)是非常重要的。
本文小結(jié)
隨著每一代球型BGA封裝的引腳間距越來越小，需要開發(fā)新的印刷電路板制造工藝和信號過孔類型來處理更高的布板復(fù)雜度。通過查看可編程邏輯器件球型封裝密度和引腳間距、應(yīng)用的I/O信號要求，以及印刷電路板制造設(shè)備在生產(chǎn)上的限制，系統(tǒng)設(shè)計人員可以更好地作出設(shè)計決策之間的權(quán)衡。大多數(shù)可編程邏輯器件供應(yīng)商在他們的網(wǎng)站上發(fā)布了印刷電路板布局技巧和BGA breakout示例。系統(tǒng)設(shè)計人員可以利用這些信息來降低印刷電路板成本。
作者：Manish Garg
萊迪思半導(dǎo)體公司
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。