目前的嵌入式系統(tǒng)中， 軟件代碼一般存儲在諸如EEPROM、F lash等存儲器中， 但其中存儲的程序代碼易被讀取， 非法拷貝， 是其致命弱點。

目前為止， 有些廠商采取先預(yù)先加密軟件代碼， 寫入存儲器中， 執(zhí)行時， 通過軟件解碼來實現(xiàn)對代碼的保護， 但是這種方法效率低， 成本高， 實用性比較低; 現(xiàn)有的一些硬件加解密系統(tǒng)， 只能保護有限類型的NAND- Flash存儲器中的代碼， 并且系統(tǒng)中的密匙一旦固化就無法改變。針對這些局限性， 本文提出了一種全新的嵌入式產(chǎn)品軟件代碼保護系統(tǒng)， 該系統(tǒng)適用于目前通用的基于I2C、SPI總線的EEPROM 和F lash;以及主流廠商的NAND- Flash。

　　1 嵌入式軟件代碼保護系統(tǒng)構(gòu)成

嵌入式軟件代碼保護系統(tǒng)由兩部分組成： PC 機上運行的TDES加密軟件和硬件電路中隔離處理器與軟件代碼存儲器直接通路的代碼保護芯片組成， 如圖1所示。PC機上的TDES 程序?qū)η度胧杰浖a進行加密， 生成密文形式的數(shù)據(jù)， 并寫入軟件代碼存儲器中， 供嵌入式系統(tǒng)使用; 同時通過GPIO 口模擬I2C 或者SPI通信協(xié)議， 對代碼保護芯片中， 存放相關(guān)重要數(shù)據(jù)的EERPOM 區(qū)域進行配置： 達到諸如更改代碼保護芯片中TDES的密匙的目的。

代碼保護芯片內(nèi)嵌于嵌入式系統(tǒng)的硬件電路中， 用戶可以選擇隔離處理器和指令代碼存儲器之間的通路： 所有寫入存儲器的數(shù)據(jù)將被加密后才寫入其中; 所有從存儲器中讀出的數(shù)據(jù)將被解密后才送回給CPU執(zhí)行; 用戶也可以選擇不隔離處理器和存儲器之間的通路： 讀寫操作將不會進行任何加密和解密。

圖1 嵌入式軟件代碼保護系統(tǒng)

2 代碼保護芯片設(shè)計

2. 1 內(nèi)部結(jié)構(gòu)簡介

代碼保護芯片隔斷了原有嵌入式系統(tǒng)處理器和軟件代碼存儲器之間的直接通路， 如圖2所示。該系統(tǒng)主要分成主從I2C 總線接口模塊、主從SPI總線接口模塊、Nand- Flash通信模塊以及核心控制模塊。

如果用戶選擇I2C 接口， 芯片將通過I2C總線和存儲器進行通信， 如果用戶選擇SPI接口， 芯片將通過SPI總線和存儲器進行通信， 否則芯片將通過NAND- F lash模塊和存儲器進行通信。

如果用戶選擇加密模式， 那么處理器和存儲器之間的通路將被隔斷， 所有準備寫入存儲器的數(shù)據(jù)經(jīng)過TDES加密后才寫入其中， 所有從存儲器讀入的數(shù)據(jù)經(jīng)過TDES解密后才送回至處理器執(zhí)行; 如果用戶選擇不加密模式， 那么處理器將直接和存儲器進行通信， 代碼保護芯片將不啟動任何加密/解密操作。這種設(shè)計方式， 使得芯片可以適用于更多的嵌入式系統(tǒng)， 同時也給予用戶最大限度的靈活性。

圖2 代碼保護芯片架構(gòu)

2 .2 核心處理模塊

核心處理模塊是整個系統(tǒng)的核心部分， 如圖3所示： 主要完成指令譯碼、控制FIFO 的讀寫、控制TDES加密/解密的運行， 控制I2C、SPI、通用N and- Flash模塊和外界的數(shù)據(jù)接收和傳送以及對內(nèi)部EEPROM進行操作。當代碼保護芯片接收到處理器發(fā)出的讀數(shù)據(jù)命令后， 將從存儲器中預(yù)取64 字節(jié)的數(shù)據(jù)， 然后進行TDES解密。解密的同時， 芯片再次從存儲器預(yù)取64字節(jié)的數(shù)據(jù)， 寫入內(nèi)部的另外的64字節(jié)FIFO 中： 乒乓FIFO 架構(gòu)的設(shè)計以及采用流水線技術(shù)的TDES加密/解密， 大大提高了代碼保護芯片的效率。

圖3 核心處理模塊框圖

2.3 芯片內(nèi)部EEPROM 存儲數(shù)據(jù)內(nèi)容介紹

由于存儲器出自不同的廠商， 因此對于存儲器的讀寫等命令存在著一定的差異， 為了滿足系統(tǒng)對不同廠商芯片的適用性， 該代碼保護芯片內(nèi)部內(nèi)嵌了一個64字節(jié)的可讀寫EEPROM, 用來存放一些特殊的數(shù)據(jù)，用戶可以通過特殊的命令， 達到對相關(guān)地址的寫操作。相關(guān)地址存放數(shù)據(jù)如下所示：

地址0x00至0x05: 分別代表SPI讀操作指令代碼、SPI寫操作指令代碼、SPI寫狀態(tài)寄存器指令代碼、SPI讀狀態(tài)寄存器指令代碼、SPI關(guān)閉寫操作指令代碼、SPI允許寫操作指令代碼。

地址0x06至0x07: 分別代表I2C 器件地址、I2C有效地址字節(jié)數(shù)。

地址0x08至0x0D: 分別代表NAND - Flash 讀操作指令代碼1、NAND - FLASH 讀操作指令代碼2、NAND - FLASH 讀操作指令代碼3 、NAND- FLASH 頁編程操作指令代碼1、NAND- FLASH 頁編程操作指令代碼2、NAND- FLASH有效地址字節(jié)數(shù)。

地址0x0E至0x25: 分別代表24字節(jié)的TDES密匙。
地址0x25以后的區(qū)域為保留區(qū)域， 預(yù)留給將來使用。

　　3 代碼保護芯片設(shè)計實現(xiàn)

3.1 綜合結(jié)果

本文設(shè)計的嵌入式軟件代碼安全保護芯片， 使用V erilog 語言進行編程， 并進行了功能驗證， 使用Quartus- 7 2進行了綜合及布局布線， 并完成了后仿真。實驗結(jié)果表明， 整個系統(tǒng)適用的時鐘工作頻率介于4MH z和96MH z之間， 滿足目前主流的嵌入式系統(tǒng)的數(shù)據(jù)讀寫速度。使用Stratix II系列的EP2S15F484C3器件進行了綜合， 綜合結(jié)果見圖4:

圖4 綜合結(jié)果

3.2 系統(tǒng)性能分析

3.2.1 基于I2C /SPI接口的存儲器

當代碼保護芯片第一次從處理器接收連續(xù)讀操作指令后， 由于代碼保護芯片需要從存儲器預(yù)取64 字節(jié)， 所以必須等待1 28ms(和存儲器通信的頻率為400K) ; 因為代碼保護芯片采取流水線技術(shù)的TDES, 所以第51個時鐘周期后, 解密后的數(shù)據(jù)就可以傳送回處理器， 由于在向處理器傳送數(shù)據(jù)的同時， 代碼保護芯片也同時從存儲器接受數(shù)據(jù)， 因此， 處理器不需再等待額外的時間， 就可以連續(xù)的從代碼保護芯片接受解密后的指令。因此當系統(tǒng)時鐘工作頻率為4MH z, 處理器必須等待1 29275ms后， 才可接收數(shù)據(jù); 當系統(tǒng)始終工作頻率為96MH z, 處理器只須等待1 28053m s后， 就可接收數(shù)據(jù)。

3.2.2 N and- Flash存儲器

目前主流的Nand- F lash器件， 其最大的串行讀出數(shù)據(jù)時間為50ns, 預(yù)取64 字節(jié)， 必須等待3200ns,TDES解密時間同節(jié)3.1.1, 因此當系統(tǒng)時鐘工作頻率為4MH z, 處理器必須等待15 95us后， 才可接收數(shù)據(jù);而當系統(tǒng)時鐘工作頻率為96MH z, 處理器只須等待3 73125us后， 就可接收數(shù)據(jù)。

本文設(shè)計的嵌入式軟件代碼保護系統(tǒng)， 已經(jīng)成功地對國家半導體公司的CAT1026芯片存儲器進行解/加密讀寫操作， 雖然基于TDES的加密和解密的過程降低了嵌入式系統(tǒng)的運行速度， 但是以少量降低性能換取更高的產(chǎn)品安全性， 對于用戶來說， 是完全可以接受的。它對于保護公司的知識產(chǎn)權(quán)、提高產(chǎn)品的市場壽命有著重要的、積極的意義， 有著極為廣泛的應(yīng)用前景。