《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 業(yè)界動態(tài) > 瑞薩開發(fā)出符合PCI Express 2.0高速串行接口的IP

瑞薩開發(fā)出符合PCI Express 2.0高速串行接口的IP

2009-01-05
作者:瑞薩

? 瑞薩科技(Renesas Technology)宣布開發(fā)符合PCI Express Base Specification Revision 2.0 (PCI Express 2.0)高速串行接口標準之邏輯層與實體層之IP。整合此IP的LSI將能輕易地與其它支持PCI Express 2.0標準之裝置連接,使開發(fā)人員能夠開發(fā)具備高階繪圖處理能力的系統(tǒng)。

?

? PCI Express是利用差動訊號運作的高速串行接口,最新的Rev 2.0最高傳輸速率可達5.0Gbps,為原有Rev. 1.1 (2.5Gbps)的兩倍,可實現(xiàn)每信道每秒500MB的高速傳輸速率。除了開發(fā)并且在產品中采用支持Rev. 1.1的IP,瑞薩科技現(xiàn)更以65奈米制程實現(xiàn)支持Rev. 2.0的新IP,開發(fā)人員現(xiàn)可運用已整合此認證IP的微處理器或SoC產品,建立可快速傳輸大量資料的高速系統(tǒng)。


? 這項新IP具備在作業(yè)時動態(tài)切換傳輸速率的upconfiguration功能,此功能由PCI Express 2.0標準制訂,可在需要高速數(shù)據(jù)傳輸時,多個信道皆以各自的最高傳輸速度5.0Gbps運作。而當傳輸量降低時,將以降低耗電量為優(yōu)先,僅有一個信道以最高傳輸速率的一半2.5Gbps運作。


? 相較于瑞薩科技原有支持Rev. 1.1的IP,新IP每1Gbps最多可降低50%的耗電量。因此,結合現(xiàn)有的電源管理功能與新的upconfiguration功能,將可大幅降低整體系統(tǒng)的耗電量。


? 客戶將這項新IP整合至MCU或SoC等產品時,可選擇適合其目標系統(tǒng)的功能選項。主要的功能選項將包括裝置屬性(選擇root port/endpoint)、最大payload size、虛擬信道數(shù)量、功能數(shù)量、芯片暫存區(qū)大小及信道數(shù)量。此外,藉由適當?shù)亟Y合上述選項,客戶將可實現(xiàn)適用于所開發(fā)系統(tǒng)之LSI。


? 瑞薩科技計劃于2009年推出第一款整合新IP的產品,適用于繪圖及儲存等需要傳輸大量資料的系統(tǒng)。該公司并計劃將此IP運用于比65奈米更精密的制程,并針對關鍵應用提供更先進的功能,例如增加信道數(shù)量。

本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。