0 引言
瞬態(tài)信號(hào)捕獲的測(cè)試測(cè)量工程應(yīng)用中，通常要求測(cè)試設(shè)備能夠滿足高速高精度的數(shù)據(jù)采集任務(wù)，同時(shí)被測(cè)量信號(hào)應(yīng)分布在一定距離范圍內(nèi)。這就要求測(cè)試設(shè)備能夠執(zhí)行分布式的采集與傳輸任務(wù)。此外，每個(gè)分布點(diǎn)的模擬信號(hào)可能有多種類型，因此，單個(gè)分布點(diǎn)處的采集模塊又需要多通道并行采集。為此，本文給出了基于光纖通信的高性能分布式數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法，同時(shí)描述了設(shè)備的設(shè)計(jì)、實(shí)現(xiàn)及其采樣精度的驗(yàn)證方法。
1 分布式系統(tǒng)架構(gòu)
本系統(tǒng)的整體結(jié)構(gòu)分為前端和后端兩部分，前端是分布式的采集模塊，后端采用改進(jìn)的Compact PCI Express背板傳輸結(jié)構(gòu)，兩部分之間通過(guò)光纖通信，圖1所示是其結(jié)構(gòu)示意圖。
在系統(tǒng)前端，采樣點(diǎn)分布在較長(zhǎng)距離范圍內(nèi)，每個(gè)采集模塊的設(shè)計(jì)集成了六個(gè)通道，每個(gè)通道的16位AD采集率按要求要達(dá)到4MSPS，總共的數(shù)據(jù)量可達(dá)到48MB／s，如此大的數(shù)據(jù)量，一方面要求傳輸總線的容量要足夠大，另一方面要求數(shù)據(jù)不能因傳輸過(guò)程中的外界噪聲而出現(xiàn)高誤碼率。鑒于此，本設(shè)計(jì)采用分布式采集、光纖通信的設(shè)計(jì)方案。這樣既能滿足高帶寬要求，又能使數(shù)據(jù)(光信號(hào))在傳輸中不受外界噪聲(電信號(hào))影響，從而達(dá)到高速高質(zhì)量數(shù)據(jù)傳輸?shù)哪康?。本設(shè)計(jì)中每個(gè)采樣模塊都連接有一對(duì)光纖通道：其中一根用于下行發(fā)送同步信息和配置命令，另一根用于上行傳輸數(shù)據(jù)和模塊當(dāng)前配置信息。
本系統(tǒng)后端采用改進(jìn)的CPCI-E背板結(jié)構(gòu)，它集成有CompactPCI (CPCI)、CompactPCI Express (CPCI-E)和實(shí)時(shí)觸發(fā)總線等三種總線。其中CPCI總線用于低速傳輸以及兼容已有功能卡產(chǎn)品；CPCIE總線用于高速數(shù)據(jù)傳輸；實(shí)時(shí)觸發(fā)總線用于系統(tǒng)內(nèi)各種板卡的精確同步。本系統(tǒng)內(nèi)有一張4路PCIE x1的背板，故允許四張實(shí)時(shí)解算卡同時(shí)在系統(tǒng)內(nèi)工作。每張卡上根據(jù)需要又可掛1～4個(gè)采集模塊。處理卡通過(guò)PCIE與主機(jī)通信，并通過(guò)實(shí)時(shí)觸發(fā)總線與系統(tǒng)內(nèi)其他功能卡同步。實(shí)時(shí)解算卡向下可通過(guò)光纖發(fā)送同步信息和配置命令，并對(duì)前端由光纖傳來(lái)的數(shù)據(jù)進(jìn)行并行處理，以得到一些參數(shù)性的結(jié)果，同時(shí)也可以將原始數(shù)據(jù)通過(guò)PCIE傳輸給主機(jī)顯示并存儲(chǔ)。
因此，這種分布式的系統(tǒng)結(jié)構(gòu)能有效地解決遠(yuǎn)距離分布點(diǎn)的多通道采樣、數(shù)據(jù)的高質(zhì)量高速傳輸、大量數(shù)據(jù)的并行實(shí)時(shí)處理等工程問(wèn)題。
2 系統(tǒng)設(shè)計(jì)
2．1 采樣電路設(shè)計(jì)
系統(tǒng)中的采樣電路采用ADI公司的16-bitPulSAR差分ADC芯片AD7625，該芯片的采樣率最高可達(dá)6MSPS，具有93dB的優(yōu)秀信噪比。
AD7625的采樣控制與數(shù)據(jù)輸出引腳為串行LVDS接口，可與FPGA上具有LVDS特性的IO口直接相連。AD7625與采樣相關(guān)的引腳有CNV+／CNV-(IN)、CLK+／CLK-(IN)、D+／D-(OUT)三對(duì)LVDS差分信號(hào)線。由于前端模塊設(shè)計(jì)為6通道并行采樣，因此，可采用自時(shí)鐘接口模式(SelfClocked Interface Mode)，因?yàn)檫@種模式下可使所有通道共用CNV與CLK信號(hào)，因而可節(jié)省不少引腳和布線空間。
采集模塊的光纖接收端每收到4MHz的同步采樣信息即開(kāi)始啟動(dòng)一次AD轉(zhuǎn)換，并讀取上一次的轉(zhuǎn)換結(jié)果，同時(shí)在形成幀結(jié)構(gòu)后，再由光纖
發(fā)送端上傳到系統(tǒng)后端。AD7625的采樣時(shí)序如圖2所示。
完成同步采樣邏輯后，可使用嵌入式邏輯分析儀的工具Chipscope抓取FPGA內(nèi)部邏輯的采樣控制信號(hào)及采樣結(jié)果，并顯示出來(lái)，圖3所示的窗口顯示的就是采樣結(jié)果波形，下面的窗口為啟動(dòng)一次AD轉(zhuǎn)換后，F(xiàn)PGA內(nèi)部的采樣控制信號(hào)的時(shí)序。
2．2 光纖通信
光纖通信可選用AVAGO公司的AFBR57M5APZ型光纖通道收發(fā)模塊，它的傳輸線速率可達(dá)到2．125Gb／s。每個(gè)前端采集模塊的總采樣數(shù)
據(jù)量為48MB／s，因此，經(jīng)過(guò)8B／10B編碼后，即是480Mb／s的線速率。另外，由于還需要上傳前端模塊當(dāng)前的配置信息，因此，應(yīng)將光纖的線速率定為500Mb／s。
光纖模塊可與FPGA中的RoeketIO直接連接以實(shí)現(xiàn)高速通信。圖4是FPGA內(nèi)光纖收發(fā)模塊的幀結(jié)構(gòu)示意圖，而其光纖收發(fā)時(shí)序如圖5所示。
2．3 數(shù)據(jù)實(shí)時(shí)處理設(shè)計(jì)
在系統(tǒng)的后端，實(shí)時(shí)解算卡上FPGA內(nèi)的數(shù)十個(gè)DSP核可對(duì)光纖通道接收到的高速數(shù)據(jù)進(jìn)行并行解算，以得到部分波形參數(shù)，然后由上位機(jī)
軟件據(jù)此進(jìn)行二次計(jì)算，便可得到所有波形參數(shù)。此外，在實(shí)時(shí)解算卡上還有大容量的DDRSDRAM，可以使每根光纖上傳來(lái)的數(shù)據(jù)緩存數(shù)十秒鐘，也就是說(shuō)：上位機(jī)軟件可以捕捉寬達(dá)數(shù)十秒鐘的數(shù)據(jù)回放，亦可實(shí)時(shí)顯示某張卡的原始波形。
3 采樣精度測(cè)試
測(cè)試信號(hào)源可使用Agilent公司的33250A型信號(hào)發(fā)生器，該型號(hào)在DC～20 kHz頻率范圍內(nèi)所產(chǎn)生的波形總諧波失真度為0．04％(即萬(wàn)分之四)。信號(hào)源輸出與測(cè)試電路之間可用50歐阻抗的同軸電纜相連接。
測(cè)試方法采用曲線擬合法，即由軟件基于時(shí)域的原始數(shù)據(jù)，并用最小二乘法擬合出理想(無(wú)諧波失真)波形，再由理想波形與采樣原始數(shù)據(jù)做差后放大100倍生成一條新的曲線，然后計(jì)算該曲線幅度與原始波形幅度的相對(duì)大小，即可準(zhǔn)確反映系統(tǒng)采樣誤差的大小。
圖6所示是上位機(jī)軟件采用曲線擬合方式驗(yàn)證本采集系統(tǒng)采樣精度的測(cè)試圖。圖中的兩條正弦曲線分別為原始采樣信號(hào)和擬合曲線(由于誤差甚小，兩條曲線幾乎完全重合在一起)，而圖6中間位置的曲線是原始樣點(diǎn)與擬合樣點(diǎn)之差再乘以100后形成的誤差曲線。從圖6可以看出，其誤差曲線的峰值大小不超過(guò)0．4格，信號(hào)峰值幅度為6格，因此，其采樣誤差為：
即大約萬(wàn)分之七，可以滿足千分之一以下的采樣精度要求。
4 結(jié)束語(yǔ)
本文介紹了一種高精度(16-bit)、高速(4MSPS／每通道)，并采用光纖通信的分布式多通道數(shù)據(jù)采集與實(shí)時(shí)處理系統(tǒng)的設(shè)計(jì)方法，同時(shí)并經(jīng)過(guò)最小二乘曲線擬合法進(jìn)行了驗(yàn)證，結(jié)果證明，本系統(tǒng)的采樣精度可以達(dá)到千分之一以下。