隨著IEEE Std 1394-1995技術(shù)的高速發(fā)展,IEEE 1394已經(jīng)成為眾多電子設(shè)備基本的外部接口。然而,要進(jìn)一步擴(kuò)展它的適用領(lǐng)域,就必須克服其接口被限制工作在較短距離以及不適用于較高數(shù)據(jù)傳輸率的缺陷。IEEE Std 1394b-2002作為其修訂版本支持800 Mb·s-1傳輸速率,且中繼距離長(zhǎng)達(dá)100m。它將原來(lái)的DS(Data-Strobe)編碼方式改進(jìn)為8B/10B編碼方式,這對(duì)于1394性能的改進(jìn)起著決定性作用。同時(shí),1394b是向下兼容的,也就是說(shuō)同一個(gè)電路既可以選擇使用DS編碼也可以選擇使用8B/10B編碼。
現(xiàn)在符合1394b標(biāo)準(zhǔn)的鏈路層和物理層控制芯片都遵循1394 OHCI(開放式主機(jī)控制接口協(xié)議),它的主要功能是實(shí)現(xiàn)總線的鏈路層協(xié)議。本系統(tǒng)通過(guò)NIOSII處理器,根據(jù)1394 OHCI,對(duì)FPGA以及1394套片進(jìn)行控制,實(shí)現(xiàn)了雙向數(shù)據(jù)傳輸。其主要功能是將外部視頻數(shù)據(jù)打包,按照1394b協(xié)議,傳輸?shù)街鳈C(jī)端進(jìn)行實(shí)時(shí)顯示,并實(shí)現(xiàn)與主機(jī)的相互通信。
1 1394 OHCI的特點(diǎn)
支持事務(wù)層和總線管理層,而且?guī)в幸粋€(gè)PCI主機(jī)總線接口,以及高速率數(shù)據(jù)傳輸所需要的DMA引擎。支持兩種數(shù)據(jù)傳輸:異步傳輸和等時(shí)傳輸。
異步傳輸:1394 OHCI可以發(fā)送和接收所有1394所定義的數(shù)據(jù)包格式。無(wú)論是從主機(jī)存儲(chǔ)器中讀出發(fā)送數(shù)據(jù)包,還是將接收到的數(shù)據(jù)包寫入主機(jī)存儲(chǔ)器,都是通過(guò)DMA來(lái)實(shí)現(xiàn)的。在向主機(jī)總線存儲(chǔ)空間讀和寫時(shí),1394 OHCI也可以通過(guò)直接執(zhí)行1394讀和寫請(qǐng)求而作為主機(jī)總線和1394之間的總線橋。
等時(shí)傳輸:1394 OHCI可以執(zhí)行循環(huán)控制器的功能。也就是說(shuō)它包含了一個(gè)循環(huán)計(jì)時(shí)器和計(jì)數(shù)器,可以在8 kHz時(shí)鐘的每個(gè)上升沿后安排一個(gè)循環(huán)開始包的傳輸。1394 OHCI可以產(chǎn)生內(nèi)部時(shí)鐘。當(dāng)它不是循環(huán)控制器時(shí),1394 OHCI根據(jù)循環(huán)開始包,通過(guò)更正其循環(huán)計(jì)時(shí)器來(lái)保持它的內(nèi)部時(shí)鐘與主節(jié)點(diǎn)的周期同步。1394 OHCI為等時(shí)發(fā)送和等時(shí)接收各提供了一個(gè)DMA控制器。每個(gè)DMA控制器支持高達(dá)32個(gè)不同的DMA上下文(context)。等時(shí)發(fā)送DMA控制器可以在每個(gè)周期,從每個(gè)上下文發(fā)送數(shù)據(jù)。而每個(gè)上下文只能從唯一的等時(shí)信道發(fā)送數(shù)據(jù)。等時(shí)接收DMA控制器可以在每個(gè)周期,從每個(gè)上下文接收數(shù)據(jù)。但是每個(gè)上下文既可以從唯一的等時(shí)信道接收數(shù)據(jù),也可以從多個(gè)等時(shí)信道接收數(shù)據(jù)。
2 硬件結(jié)構(gòu)
以FPGA內(nèi)嵌的NIOSII處理器為開發(fā)平臺(tái),控制實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。其硬件結(jié)構(gòu)框圖如圖1所示。主要由NIOSII系統(tǒng)模塊、SPI口的數(shù)據(jù)輸入輸出模塊、1394套片模塊、SRAM模塊、串口(UART)通信模塊、電源管理模塊、EPCS模塊和Flash模塊組成。其中,F(xiàn)PGA芯片為主控芯片,選擇Ahera公司Cyclone II系列的EP2C70F672C8N;Flash芯片用于存儲(chǔ)NIOSII嵌入式處理器的代碼和數(shù)據(jù),F(xiàn)PGA上電后從中讀??;SRAM芯片一個(gè)用于對(duì)外部大量視頻數(shù)據(jù)進(jìn)行緩存,另一個(gè)作為C代碼的運(yùn)行空間。串口主要用以產(chǎn)生異步數(shù)據(jù),外部視頻數(shù)據(jù)則主要通過(guò)SPI口進(jìn)行等時(shí)傳輸。
3 軟件工作流程
在NIOSII IDE集成環(huán)境下,根據(jù)1394 OHCI協(xié)議,使NIOSII處理器實(shí)現(xiàn)對(duì)總線的初始化,以及管理,并通過(guò)DMA方式實(shí)現(xiàn)等時(shí)和異步數(shù)據(jù)傳輸。其中等時(shí)數(shù)據(jù)傳輸僅考慮將外部視頻數(shù)據(jù)打包發(fā)送到主機(jī),而異步數(shù)據(jù)傳輸分為主機(jī)發(fā)起的異步傳輸和1394設(shè)備發(fā)起的異步傳輸。
3.1 系統(tǒng)的自舉
主要為系統(tǒng)初始化、檢測(cè)電纜以及根節(jié)點(diǎn)的確定。系統(tǒng)初始化主要是配置鏈路層芯片寄存器,使其工作在需要的狀態(tài)下。分為對(duì)PCI寄存器的初始化和對(duì)OHCI寄存器的初始化。對(duì)PCI寄存器的初始化包括對(duì)TSB82AA2設(shè)備ID和PCI廠商ID的驗(yàn)證,OHCI基地址寄存器的設(shè)置以及對(duì)指令狀態(tài)寄存器的配置。而對(duì)OHCI寄存器的初始化則包括對(duì)各個(gè)中斷寄存器和DMA上下文的設(shè)置,以及控制寄存器的配置。檢測(cè)電纜是否插入是通過(guò)讀取物理層芯片某寄存器的相應(yīng)位來(lái)判斷的。電纜插入后,通過(guò)檢查和配置Node ID寄存器,強(qiáng)制設(shè)置本節(jié)點(diǎn)為子節(jié)點(diǎn),主機(jī)為根節(jié)
點(diǎn),直到成功為止。
3.2 數(shù)據(jù)的傳輸
在1394 OHCI中,不管是等時(shí)傳輸,還是異步傳輸,都是通過(guò)DMA方式實(shí)現(xiàn)的,而且每個(gè)DMA都有一個(gè)FIFO,用于暫時(shí)存放數(shù)據(jù)。其中各FIFO的存儲(chǔ)容量為:異步發(fā)送(AT)FIFO為5 kB,異步接收(AR)F7FO為2 kB,等時(shí)發(fā)送(IT)fIFO為2 kB,等時(shí)接收(IR)FIFO為2 kB。無(wú)論是物理層接收到的還是要發(fā)送出去的數(shù)據(jù)包,都被暫時(shí)存放在相應(yīng)的FIFO中,由1394套片的內(nèi)部邏輯控制將其傳送到1394總線上。
(1)主機(jī)發(fā)起的異步傳輸。
主機(jī)發(fā)起的異步傳輸即由主機(jī)發(fā)出異步傳輸請(qǐng)求,1394設(shè)備進(jìn)行響應(yīng),因此在這一部分,主要是異步請(qǐng)求包的接收以及異步響應(yīng)包的發(fā)送。其工作流程如圖2所示。1394設(shè)備接收到主機(jī)發(fā)來(lái)的異步請(qǐng)求包后,就會(huì)產(chǎn)生異步接收請(qǐng)求中斷,這可由鏈路層芯片中斷寄存器的RQPkt位表征。當(dāng)一個(gè)數(shù)據(jù)包傳送完畢后,數(shù)據(jù)包的最后一個(gè)指令描述符的xferStatus字段將被重置,這時(shí)數(shù)據(jù)包已被成功傳送到AT響應(yīng)FIFO中。
(2)1394設(shè)備發(fā)起的異步傳輸。
同樣,由1394設(shè)備發(fā)起的異步傳輸即由1394設(shè)備發(fā)出異步傳輸請(qǐng)求,主機(jī)進(jìn)行響應(yīng)。因此,這一部分主要是異步請(qǐng)求包的發(fā)送以及異步響應(yīng)包的接收,其工作流程如圖3所示。這時(shí)會(huì)產(chǎn)生異步請(qǐng)求輸出DMA中斷,這可由鏈路層芯片中斷寄存器的reqTxComplete位表征。1394設(shè)備接收到主機(jī)發(fā)來(lái)的異步響應(yīng)包后,會(huì)產(chǎn)生異步接收響應(yīng)中斷,這可通過(guò)鏈路層芯片中斷寄存器得知。另外,發(fā)送出去的請(qǐng)求包也將被暫時(shí)存放在內(nèi)存中,以便與返回的響應(yīng)包對(duì)應(yīng)。
(3)等時(shí)傳輸。
等時(shí)傳輸主要實(shí)現(xiàn)的功能是通過(guò)1394設(shè)備將外部的視頻數(shù)據(jù)等時(shí)傳輸?shù)街鳈C(jī)進(jìn)行實(shí)時(shí)顯示。外部視頻數(shù)據(jù)與FPGA的SPI接口相連,F(xiàn)PGA把接收到的數(shù)據(jù)緩存在SRAM中,等時(shí)傳輸時(shí),F(xiàn)PGA讀取SRAM中的數(shù)據(jù),生成等時(shí)數(shù)據(jù)包。這一部分的主要工作就是等時(shí)數(shù)據(jù)包的發(fā)送,其工作流程如圖4所示。
4 測(cè)試結(jié)果分析
為了測(cè)試系統(tǒng)性能,進(jìn)行了最快傳輸速度測(cè)試。設(shè)置總線傳輸速度為800Mb·s-1,根據(jù)1394總線協(xié)議的規(guī)定,每個(gè)數(shù)據(jù)包最大為4 096 bit。理論上一個(gè)傳輸周期125μs傳送一個(gè)數(shù)據(jù)包,因此每秒最多傳輸數(shù)據(jù)31.25 Mb,轉(zhuǎn)換為比特率,最大傳輸速度為250 Mb·s-1。實(shí)測(cè)的最快傳輸速度可達(dá)227 Mb·s-1,相對(duì)于1394a理論上的最大速度125 Mb·s-1提高了較多,因此該系統(tǒng)在傳輸速度上具有較大優(yōu)勢(shì)。同時(shí),主機(jī)端實(shí)時(shí)顯示的視頻實(shí)時(shí)性和可靠性也較好。
5 結(jié)束語(yǔ)
本系統(tǒng),采用800 Mb·s-1的總線傳輸速率,利用FPGA內(nèi)嵌的NIOSII處理器作為控制核心,實(shí)現(xiàn)了雙向傳輸,用異步傳輸方式傳輸主機(jī)端指令和攝像頭方位及狀態(tài)信息,用等時(shí)傳輸方式將攝像頭數(shù)據(jù)傳輸?shù)街鳈C(jī)端進(jìn)行實(shí)時(shí)顯示。實(shí)驗(yàn)表明,相對(duì)于1394a,該方案具有高速通信、可靠性高、實(shí)時(shí)性強(qiáng)等優(yōu)點(diǎn),達(dá)到了預(yù)定目標(biāo),運(yùn)行良好。本系統(tǒng)研究的是1394設(shè)備與主機(jī)間的通信,在此基礎(chǔ)上還可以研究在脫離
計(jì)算機(jī)的環(huán)境下,兩個(gè)1394設(shè)備間的通信傳輸以及多個(gè)設(shè)備的組網(wǎng)傳輸。