頭條 基于FPGA的梳狀譜通信干擾信號設(shè)計與研究 為了有效測試通信電臺的實際抗干擾性能，提出了一種基于FPGA的高斯白噪聲梳狀譜干擾信號設(shè)計方案，相比傳統(tǒng)隨機相位調(diào)頻梳狀譜干擾，在對抗寬帶通信系統(tǒng)時干擾效果更強。該方案以FPGA為核心，通過改進Ziggurat算法和DDS技術(shù)實現(xiàn)梳狀譜干擾信號的生成，在滿足高速、高性能的同時，具有較強的靈活性。并通過DA芯片輸出，實現(xiàn)了3~11個梳狀譜信號的生成。實驗結(jié)果表明：生成的梳狀譜干擾信號頻率控制誤差小于0.001%，干擾效果量化一個指標。 最新視頻 【視頻】賽靈思全球大學(xué)計劃經(jīng)理Ram Subramanian在Open HW上致辭 賽靈思全球大學(xué)計劃經(jīng)理Ram Subramanian在Open HW上致辭 發(fā)表于：6/2/2011 【視頻】TMS320C6474培訓(xùn)課程簡介 TMS320C6474是TI針對通信應(yīng)用而設(shè)計的高性能多核DSP，它集成了3個TMS320C64+的DSP核，運行速度高達1.2GHz。 C6474 DSP內(nèi)部有3MB的二級memory，而每個DSP核都有32KB的一級程序Cache和32KB的一級數(shù)據(jù)Cache。如果DSP片內(nèi)的memory不夠用的話，可以通過DDR2接口擴展外部memory。外部DDR2接口的數(shù)據(jù)總線寬度是32bit，最高數(shù)據(jù)速度可以達到666M。外部擴展的DDR2 memory的大小可以達到512MB。 發(fā)表于：6/2/2011 【視頻】2011 Xilinx OpenHW開幕式 Xilinx第三屆OpenHW開源硬件與嵌入式大賽開幕式暨2011 Xilinx聯(lián)合實驗室主任會議在北工大建國賓館開幕。 發(fā)表于：6/2/2011 【視頻】美國德致倫公司CEO Joe Harris 在Xilinx Open HW開幕式上的報告 美國德致倫公司CEO Joe Harris 在Xilinx Open HW開幕式上的報告 發(fā)表于：6/2/2011 【視頻】賽靈思大學(xué)計劃大中華區(qū)經(jīng)理謝凱年博士Open HW開幕式上主題報告 賽靈思大學(xué)計劃大中華區(qū)經(jīng)理謝凱年博士主題報告 發(fā)表于：6/2/2011 【視頻】北京工業(yè)大學(xué)副校長侯義斌在Xilinx OpenHW上的致辭 北京工業(yè)大學(xué)副校長、人大常委會委員侯義斌在Xilinx Open HW上的致辭 發(fā)表于：6/2/2011 【視頻】美國BEECube公司CEO在Xilinx OpenHW開幕式上的報告 美國BEECube公司CEO Chen Chang 在Xilinx Open HW開幕式上的主題報告 發(fā)表于：6/2/2011 【視頻】采用達芬奇DM8168開發(fā)高清視頻應(yīng)用 本視頻介紹了德州儀器新進推出的全新TMS320DM8168 達芬奇 (DaVinci) 視頻片上系統(tǒng) (SoC)，它將高清多通道系統(tǒng)的所有捕獲、壓縮、顯示以及控制功能完美整合于單芯片之上，從而不斷滿足用戶對高集成度、高清視頻日益增長的需求。 發(fā)表于：5/24/2011 【視頻】針對EEG和ECG的超低功耗模擬集成芯片ADS1298 TI 針對EEG和ECG的超低功耗模擬集成芯片ADS1298 發(fā)表于：5/23/2011 【視頻】為超聲應(yīng)用開發(fā)的新產(chǎn)品TX734 為超聲應(yīng)用開發(fā)的新產(chǎn)品TX734 發(fā)表于：5/23/2011 ?…80818283848586878889…?
