頭條 基于FPGA的梳狀譜通信干擾信號(hào)設(shè)計(jì)與研究 為了有效測(cè)試通信電臺(tái)的實(shí)際抗干擾性能，提出了一種基于FPGA的高斯白噪聲梳狀譜干擾信號(hào)設(shè)計(jì)方案，相比傳統(tǒng)隨機(jī)相位調(diào)頻梳狀譜干擾，在對(duì)抗寬帶通信系統(tǒng)時(shí)干擾效果更強(qiáng)。該方案以FPGA為核心，通過改進(jìn)Ziggurat算法和DDS技術(shù)實(shí)現(xiàn)梳狀譜干擾信號(hào)的生成，在滿足高速、高性能的同時(shí)，具有較強(qiáng)的靈活性。并通過DA芯片輸出，實(shí)現(xiàn)了3~11個(gè)梳狀譜信號(hào)的生成。實(shí)驗(yàn)結(jié)果表明：生成的梳狀譜干擾信號(hào)頻率控制誤差小于0.001%，干擾效果量化一個(gè)指標(biāo)。 最新視頻 【視頻】第六屆飛思卡爾智能車決賽光電組西北工業(yè)大學(xué)比賽實(shí)況 第六屆飛思卡爾智能車決賽光電組西北工業(yè)大學(xué)比賽實(shí)況 發(fā)表于：8/24/2011 【視頻】C6-Integra?平臺(tái)——外設(shè)及I/O接口概覽 為了幫助開發(fā)人員降低開發(fā)成本，縮小尺寸，同時(shí)也降低設(shè)計(jì)難度，C6-integra? DSP+ARM® 這一系列雙核處理器高度集成了多種外設(shè)和I/O接口，本視頻對(duì)C6-Integra 產(chǎn)品中的主要外設(shè)和I/O接口做了一個(gè)總體的介紹 發(fā)表于：8/23/2011 【視頻】C6-Integra DSP+ARM處理器——OMAP-L138和C6748的安全特性 隨著越來越多大公司的安全系統(tǒng)被攻破，嵌入式安全系統(tǒng)的保護(hù)工作變得既艱巨又迫切。本視頻為你介紹嵌入式系統(tǒng)的系統(tǒng)安全，以及TI C6-Integra OMAP-L138 DSP+ARM和C6748 DSP這兩款芯片所提供的安全特性。 發(fā)表于：8/16/2011 【視頻】與RF器件接口 【視頻】與RF器件接口 發(fā)表于：8/16/2011 【視頻】使用PlanAhead設(shè)計(jì)保存——PlanAhead學(xué)習(xí)系列8 使用PlanAhead設(shè)計(jì)保存——PlanAhead學(xué)習(xí)系列8 發(fā)表于：8/15/2011 【視頻】使用PlanAhead進(jìn)行結(jié)果分析與底層規(guī)劃——PlanAhead學(xué)習(xí)系列7 使用PlanAhead進(jìn)行結(jié)果分析與底層規(guī)劃 發(fā)表于：8/15/2011 【視頻】使用多通道ADC的利弊 【視頻】使用多通道ADC的利弊 發(fā)表于：8/12/2011 【視頻】使用PlanAhead簡(jiǎn)化的IO管腳規(guī)劃——PlanAhead學(xué)習(xí)系列6 PlanAhead 軟件提供的特性可以幫助用戶降低引腳分配的復(fù)雜度，利用一個(gè)能將 I/O 端口以全自動(dòng)或半自動(dòng)方式分配給物理封裝引腳的環(huán)境。 發(fā)表于：8/12/2011 【視頻】德州儀器：C6-Integra DSP+ARM平臺(tái)——引領(lǐng)創(chuàng)新的機(jī)器視覺應(yīng)用 機(jī)器視覺是計(jì)算機(jī)視覺在工業(yè)中的一個(gè)分支，它在工業(yè)中的主要用途是圖像捕捉以及圖像實(shí)時(shí)分析，主要應(yīng)用于半導(dǎo)體工業(yè)和消費(fèi)品質(zhì)量檢測(cè)行業(yè)，譬如視覺系統(tǒng)控制器、智能相機(jī)等。針對(duì)機(jī)器視覺系統(tǒng)體積小、低成本以及低功耗的要求，TI的C6-Integra C6A81x DSP+ARM 系列提供了完善的解決方案。 發(fā)表于：8/9/2011 【視頻】使用PlanAhead進(jìn)行網(wǎng)表分析與ChipScope內(nèi)核插入——PlanAhead學(xué)習(xí)系列5 PlanAhead 擁有廣泛的功能，能夠幫助設(shè)計(jì)人員成功實(shí)現(xiàn)設(shè)計(jì)收斂。其中包括具有綜合交叉探測(cè)功能的 GUI，能夠幫助您進(jìn)行設(shè)計(jì)分析、跟蹤時(shí)序沖突以及 DRC 等問題，然后再將問題追根溯源到原理圖、網(wǎng)表以及約束條件。使設(shè)計(jì)人員能夠?qū)?pblock 以及單元例程的位置約束等物理約束條件進(jìn)行實(shí)驗(yàn)。此外，PlanAhead 還能夠自動(dòng)插入 ChipScope 調(diào)試內(nèi)核，以更好地調(diào)試運(yùn)行于器件之上的設(shè)計(jì)后實(shí)現(xiàn)比特流。 發(fā)表于：8/8/2011 ?…70717273747576777879…?
