頭條 基于FPGA的梳狀譜通信干擾信號設計與研究 為了有效測試通信電臺的實際抗干擾性能，提出了一種基于FPGA的高斯白噪聲梳狀譜干擾信號設計方案，相比傳統(tǒng)隨機相位調(diào)頻梳狀譜干擾，在對抗寬帶通信系統(tǒng)時干擾效果更強。該方案以FPGA為核心，通過改進Ziggurat算法和DDS技術實現(xiàn)梳狀譜干擾信號的生成，在滿足高速、高性能的同時，具有較強的靈活性。并通過DA芯片輸出，實現(xiàn)了3~11個梳狀譜信號的生成。實驗結果表明：生成的梳狀譜干擾信號頻率控制誤差小于0.001%，干擾效果量化一個指標。 最新視頻 【視頻】文曄集團指紋鎖技術-FTF上的展示 文曄集團在FTF上的展示：指紋鎖，用在個人電腦和汽車上 發(fā)表于：9/2/2011 【視頻】D2科技基于i.MX的平板電腦可視電話方案-FTF展示 FTF展示上，D2公司基于i.MX的平板電腦可視電話方案- 發(fā)表于：9/2/2011 【視頻】ETC不停車自動交費系統(tǒng)-FTF上展示 ETC不停車自動交費系統(tǒng)-FTF上展示 發(fā)表于：9/2/2011 【視頻】風河網(wǎng)絡加速平臺運行在飛思卡爾8核平臺P4080上 網(wǎng)絡正在經(jīng)歷數(shù)據(jù)流量的急劇增加，主要是由于來自大量的多媒體內(nèi)容現(xiàn)可在無線和有線設備上使用。這種增長向服務提供商提出了挑戰(zhàn)，在因為數(shù)據(jù)流量成長、用戶平均收入成長的同時，網(wǎng)絡性能的要求必須能對應支撐需求。為了提高性能，多核處理器的設計已經(jīng)開始，但傳統(tǒng)的軟件解決方案沒有針對網(wǎng)絡性能而進行優(yōu)化。在今天競爭高度激勵的市場中，網(wǎng)絡設備必須結合操作系統(tǒng)、網(wǎng)絡軟件和多核芯片，以應對業(yè)務和性能挑戰(zhàn)。 發(fā)表于：9/2/2011 【視頻】實驗室2005年以前發(fā)展史 實驗室2005年以前發(fā)展史 發(fā)表于：9/2/2011 【視頻】數(shù)字隔離器ADu332x 【視頻】數(shù)字隔離器ADu332x 發(fā)表于：9/2/2011 【視頻】ADI醫(yī)療ECG解決方案 【視頻】ADI醫(yī)療ECG解決方案 發(fā)表于：9/2/2011 【視頻】基于i.MX的智能移動設備：多媒體案例之平板電腦玩游戲 基于飛思卡爾I.MX處理器的智能移動設備：多媒體案例，平板電腦和高清電視一起玩游戲，支持3D圖像，高清視頻解碼等 發(fā)表于：9/1/2011 【視頻】2011飛思卡爾技術論壇FTF開幕式宣傳片片段 2011飛思卡爾技術論壇FTF開幕式宣傳片片段,把飛思卡爾所涉及的領域都包括進去了，感覺很好，像大片的預告片一樣。 發(fā)表于：9/1/2011 【視頻】Freescale Kinetis K60開發(fā)培訓視頻教程 Freescale Kinetis K60開發(fā)培訓視頻教程 發(fā)表于：9/1/2011 ?…67686970717273747576…?
