頭條 基于FPGA的梳狀譜通信干擾信號設(shè)計與研究 為了有效測試通信電臺的實際抗干擾性能，提出了一種基于FPGA的高斯白噪聲梳狀譜干擾信號設(shè)計方案，相比傳統(tǒng)隨機相位調(diào)頻梳狀譜干擾，在對抗寬帶通信系統(tǒng)時干擾效果更強。該方案以FPGA為核心，通過改進Ziggurat算法和DDS技術(shù)實現(xiàn)梳狀譜干擾信號的生成，在滿足高速、高性能的同時，具有較強的靈活性。并通過DA芯片輸出，實現(xiàn)了3~11個梳狀譜信號的生成。實驗結(jié)果表明：生成的梳狀譜干擾信號頻率控制誤差小于0.001%，干擾效果量化一個指標(biāo)。 最新視頻 BLE課程（四）：藍牙低功耗技術(shù)的認(rèn)證 BLE課程（四）：藍牙低功耗技術(shù)的認(rèn)證 發(fā)表于：1/1/2015 BLE課程（三）：藍牙低功耗技術(shù)的鏈接參數(shù)設(shè)置 BLE課程（三）：藍牙低功耗技術(shù)的鏈接參數(shù)設(shè)置 發(fā)表于：1/1/2015 EDA技術(shù)14 EDA技術(shù) 發(fā)表于：1/1/2015 EDA技術(shù)12 EDA技術(shù) 發(fā)表于：1/1/2015 EDA技術(shù)8 EDA技術(shù) 發(fā)表于：1/1/2015 EDA技術(shù)7 EDA技術(shù) 發(fā)表于：1/1/2015 EDA技術(shù)6 EDA技術(shù) 發(fā)表于：1/1/2015 EDA技術(shù)5 EDA技術(shù) 發(fā)表于：1/1/2015 EDA技術(shù)4 EDA技術(shù) 發(fā)表于：1/1/2015 EDA技術(shù)3 EDA技術(shù) 發(fā)表于：1/1/2015 ?…21222324252627282930…?
