- 格式 資料名稱 上傳時間
- Digital Design with RTL Design, VHD 2019-01-02
- fpga 時序約束 IO DELAY簡介 2018-12-16
- 創(chuàng)龍基于TMS320C665x DSP + Xilinx Artix- 2018-10-23
- 使用賽靈思 Alveo 加速器卡 加速 DNN 2018-10-18
- Versal首款自適應(yīng)加速平臺ACAP 2018-10-18
- 基于TI TMS320C6678 DSP + Xilinx Kinte 2018-10-17
- 基于CycloneII系列FPGA的數(shù)字化弧焊逆變電源的設(shè)計 2017-12-03
- 基于FPGA的高度集成DCDC穩(wěn)壓器 2017-11-26
- 低電壓FPGA的高性能開關(guān)電源解決方案 2017-11-25
- Altera FPGA的電源解決方案 2017-11-07
- EG4X20-MINI-DEV 使用說明 2017-10-24
- 應(yīng)對多樣化數(shù)字接口測試挑戰(zhàn)的解決方案——基于可編程FPGA的測試儀器 2017-10-12
- 如何使用寄存器級讀&寫控制基于PXI平臺的FPGA？ 2017-09-27
- 基于FPGA多通道采樣系統(tǒng)設(shè)計資料 2017-08-07
- 基于FPGA的DDC中CIC濾波器的設(shè)計 2017-07-22
- 純數(shù)字FPGA數(shù)字變頻技術(shù)的方案 2017-07-17
- 基于MATLAB與FPGA的FIR濾波器設(shè)計與仿真 2017-07-17
- 基于FPGA和虛擬儀器的DDS信號發(fā)生器設(shè)計 2017-07-16
- 基帶成形濾波器的數(shù)字設(shè)計與實現(xiàn) 2017-07-15
- 基于FPGA的MSK調(diào)制器設(shè)計與實現(xiàn) 2017-07-13
- 基于FPGA的全新數(shù)字化PCM中頻解調(diào)器設(shè)計 2017-07-13
- 基于遺傳算法的組合邏輯電路設(shè)計的FPGA實現(xiàn) 2017-07-12
- 基于選擇進(jìn)位32位加法器的硬件電路實現(xiàn) 2017-07-11
- 基于高速FPGA的PCB設(shè)計技巧 2017-07-04
- Altium designer winter 09 3D教程 2017-06-30
- 基于FPGA的動力電池管理系統(tǒng)研究與開發(fā) 2017-06-17
- CNN算法的OpenCL源碼——來自電子科技大學(xué)低功耗集成電路與系統(tǒng)研 2017-06-08
- HOG算法的OpenCL源碼---來自電子科技大學(xué)低功耗集成電路與系統(tǒng) 2017-06-08
- KNN算法的OpenCL源碼——來自電子科技大學(xué)低功耗集成電路與系統(tǒng)研 2017-06-08
- wavelet算法的OpenCL源碼——來自電子科技大學(xué)低功耗集成電路 2017-06-08
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2