Versal首款自適應(yīng)加速平臺(tái)ACAP
所屬分類：白皮書
上傳者：yangh
文檔大?。?span>915 K
標(biāo)簽： Xilinx FPGA ACAP
所需積分：0分積分不夠怎么辦？
文檔介紹：近來涌現(xiàn)的技術(shù)挑戰(zhàn)迫使業(yè)界跳出傳統(tǒng)的通用(one-size-fits-all) 型CPU 標(biāo)量處理解決方案，進(jìn)而探索新的發(fā)展方向。大型的矢量處理(DSP-GPU) 技術(shù)能夠解決一些問題，但由于其靈活性欠佳及低效率存儲(chǔ)器帶寬的使用，導(dǎo)致再次陷入了傳統(tǒng)的擴(kuò)展挑戰(zhàn)。傳統(tǒng)FPGA 解決方案提供可編程存儲(chǔ)器層級(jí)，但傳統(tǒng)的硬件開發(fā)流程一直是阻礙數(shù)據(jù)中心市場(chǎng)等應(yīng)用領(lǐng)域廣泛、大規(guī)模采用FPGA的障礙。 該解決方案將所有這三大要素與一個(gè)新的工具流相結(jié)合，通過單個(gè)自適應(yīng)計(jì)算加速平臺(tái)(ACAP)，提供了從框架到C 到RTL 級(jí)編碼的各種不同抽象。賽靈思Versal?ACAP 作為一大新器件門類，支持用戶利用三大可編程要素定制自己的特定領(lǐng)域?qū)Ｓ眉軜?gòu)(DSA)。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。