基于CY7C68013A的USB2.0高速接口設(shè)計(jì) | |
所屬分類:參考設(shè)計(jì) | |
上傳者:aet | |
文檔大?。?span>220 K | |
標(biāo)簽: USB 2.0 CY7C68013A FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:為了充分利用USB2.0的帶寬,解決數(shù)據(jù)傳輸時(shí)存在的速度瓶頸問題,提出了一種基于CY7C68013A的USB2.0高速接口設(shè)計(jì)方法。采用CY7C68013A的SLAVE FIFO工作模式,芯片內(nèi)部CPU不參與數(shù)據(jù)傳輸,F(xiàn)PGA設(shè)計(jì)的外部控制電路直接讀寫芯片內(nèi)部FIFO,有效避免了內(nèi)部CPU參與數(shù)據(jù)傳輸時(shí)帶來的時(shí)間開銷,從而提高了傳輸速度。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2