雙基地雷達(dá)目標(biāo)速度計(jì)算的FPGA實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>477 K
標(biāo)簽： 雙基地雷達(dá) CORDIC算法 FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：為了解決雙基地雷達(dá)目標(biāo)速度計(jì)算復(fù)雜的問題，基于CORDIC算法并利用FPGA設(shè)計(jì)了雙基地雷達(dá)目標(biāo)速度計(jì)算模塊。仿真結(jié)果表明，所設(shè)計(jì)的雙基地雷達(dá)目標(biāo)速度計(jì)算模塊計(jì)算精度高，工作速度快，資源消耗少，能很好地應(yīng)用于雙基地雷達(dá)中。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。