基于FPGA的AVS幀內(nèi)預測電路設計
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：511 K
標簽： AVS 幀內(nèi)預測 硬件架構(gòu)
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種AVS高清視頻編碼器幀內(nèi)預測模塊硬件結(jié)構(gòu)。通過對AVS幀內(nèi)預測各個預測模式的分析，設計了幀內(nèi)預測編碼流水線結(jié)構(gòu)和模式預測運算單元電路。根據(jù)各預測模式的編碼運算關(guān)系，合理安排流水線結(jié)構(gòu)，采用8 bit數(shù)據(jù)并行流水處理，實現(xiàn)了高清視頻幀內(nèi)預測實時編碼。將除Plane模式之外的其他預測模式采用同一硬件電路來實現(xiàn)，對運算比較復雜的Plane模式單獨設計了硬件結(jié)構(gòu)，節(jié)省了硬件資源。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。