組合壓縮在存儲測試系統(tǒng)中的應(yīng)用
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>224 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在某些特殊的測試環(huán)境中，存儲測試系統(tǒng)中既要求大容量數(shù)據(jù)存儲又要求微體積。為解決這一矛盾,在研究了游程壓縮和LZW兩種算法的基礎(chǔ)上，提出了以FPGA為核心實(shí)現(xiàn)兩種算法的無損組合壓縮,利用FPGA芯片內(nèi)的RAM來建立字典,用VHDL語言和狀態(tài)機(jī)實(shí)現(xiàn)該壓縮算法。仿真和綜合驗(yàn)證表明，通過FPGA實(shí)現(xiàn)該組合算法，壓縮效果顯著,壓縮性能與壓縮速度均滿足系統(tǒng)要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。