| Signal_tap_ii_任意波形Verilog源代碼 | |
| 所屬分類：源代碼 | |
| 上傳者：crazybingo | |
| 文檔大小：119 K | |
| 標簽： PLD設(shè)計工具 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：verilog，任意波形，signaltap II，項目設(shè)計，具體關(guān)于SignalTap II 的使用可見Bingo 博客 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2