基于計數(shù)器的隨機(jī)單輸入跳變測試序列生成
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>247 K
所需積分：0分積分不夠怎么辦？
文檔介紹：分析了CMOS邏輯電路的功耗來源,對低功耗內(nèi)建自測試技術(shù)進(jìn)行了研究.為了減少被測電路內(nèi)部節(jié)點(diǎn)的開關(guān)翻轉(zhuǎn)活動率,提高測試向量之間的相關(guān)性,研究了隨機(jī)單輸入跳變測試生成序列,可以在不損失故障覆蓋率的前提下,降低被測電路的開關(guān)翻轉(zhuǎn)活動率,實(shí)現(xiàn)測試期間的低功耗,特別適合于數(shù)字集成電路的內(nèi)建自測試.
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。