使用 ISE 設(shè)計工具優(yōu)化FPGA 的功耗
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>629 K
標(biāo)簽： 光傳輸網(wǎng)絡(luò)
所需積分：0分積分不夠怎么辦？
文檔介紹：      自從 Xilinx 推出 FPGA 二十多年來，研發(fā)工作大大提高了 FPGA 的速度和面積效率，縮小了 FPGA 與 ASIC 之間的差距，使 FPGA 成為實現(xiàn)數(shù)字電路的優(yōu)選平臺。今天，功耗日益成為 FPGA 供應(yīng)商及其客戶關(guān)注的問題。     降低 FPGA 功耗是縮減封裝和散熱成本、提高器件可靠性以及打開移動電子設(shè)備等新興市場之門的關(guān)鍵。Xilinx 在提供低功耗 FPGA 解決方案方面一馬當(dāng)先。本文說明如何應(yīng)用計算機輔助設(shè)計 (CAD) 技術(shù)，如 Xilinx ISE 9.2i 軟件中采納的技術(shù)，來有效降低功耗。   使用 ISE 設(shè)計工具優(yōu)化 FPGA 的功耗.pdf
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。