在飛思卡爾微處理器上設(shè)計DDR3存儲器
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>237 K
標(biāo)簽： 光傳輸網(wǎng)絡(luò)
所需積分：0分積分不夠怎么辦？
文檔介紹：  存儲器子系統(tǒng)是我們所有客戶應(yīng)用中的關(guān)鍵組件。隨著存儲器速度的繼續(xù)提高，特別是DDR3，必須給予適當(dāng)?shù)淖⒁夂托⌒?，確保我們的最終客戶事先一個強(qiáng)勁的存儲器設(shè)計。在本課程中，我們將討論正確設(shè)計DDR3存儲器界面所必需的一些關(guān)鍵元件以及飛思卡爾DDR3控制器提供的關(guān)鍵紕漏和新功能/優(yōu)點(diǎn)。   PN104_DesigningforDDR3MemoryonFreescaleMicroprocessors.pdf
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。