基于FPGA的腦機接口實時系統(tǒng)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：234 K
標簽： 電子電路設(shè)計與仿真工具
所需積分：0分積分不夠怎么辦？
文檔介紹：給出了以FPGA為核心，實現(xiàn)基于瞬態(tài)視覺誘發(fā)電位的腦機接口實時系統(tǒng)的方案。該方案包括腦電采集電路、基于FPGA的 VGA視覺刺激器和FPGA開發(fā)板三部分。用FPGA取代計算機，作為腦機接口的控制和信息處理器。利用VHDL編程，在FPGA中實時處理采集的腦電信號，提取并識別瞬態(tài)視覺誘發(fā)電位信號，轉(zhuǎn)換為控制命令，反饋給視覺刺激器。實驗結(jié)果表明，本方案可以有效地實現(xiàn)腦機接口實時系統(tǒng)，并達到較高的正確率和通信速度。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。