高速雷達數(shù)據(jù)采集系統(tǒng)的FPGA設計
所屬分類：解決方案
上傳者：aet
文檔大?。?span>208 K
標簽： 電子電路設計與仿真工具
所需積分：0分積分不夠怎么辦？
文檔介紹：高速雷達數(shù)據(jù)采集系統(tǒng)的設計方法。該系統(tǒng)由FPGA芯片完成各芯片之間的邏輯控制，具有設計靈活、結構簡單、實時性高、可靠性高等優(yōu)點。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。