單端10-bit SAR ADC IP核的設計
所屬分類：技術論文
上傳者：serena
標簽： SAR ADC IP核
所需積分：1分積分不夠怎么辦？
文檔介紹： 本設計通過采用分割電容陣列對DAC進行優(yōu)化，在減小了D/A轉換開關消耗的能量、提高速度的基礎上，實現了一款采樣速度為1 MS/s的10-bit單端逐次逼近型模數轉換器。使用cadence spectre 工具進行仿真，仿真結果表明，設計的D/A轉換器和比較器等電路滿足10-bit A/D 轉換的要求，逐次逼近A/D轉換器可以正常工作。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。