- 格式 資料名稱 上傳者 下載量 上傳時間
-
軟件定義邊界安全模型在電網(wǎng)企業(yè)系統(tǒng)中的應(yīng)用
zhoubin333
1701
2020-12-15
標(biāo)簽： 電網(wǎng)企業(yè)訪問控制最小化授權(quán)軟件定義邊界
-
一種基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
aetmagazine
1943
2020-12-14
標(biāo)簽： 現(xiàn)場可編程門陣列多通道數(shù)據(jù)采集模數(shù)轉(zhuǎn)換器DDR2 SDRAM
-
Keysight-5G波形生成與分析測試臺參考解決方案
wwei
2274
2020-07-14
標(biāo)簽： keysight5G測試
-
基于FPGA的自定義CPU架構(gòu)設(shè)計(jì)
aetmagazine
2193
2020-05-13
標(biāo)簽： 自定義指令集CPU架構(gòu)FPGA并行計(jì)算結(jié)構(gòu)FOC
-
中電智科超御N系列PLC產(chǎn)品指南
wwei
61
2020-04-17
標(biāo)簽： 中電智科超御PLC工控PK體系
-
NI Educational Laboratory Virtual Instrumentation Suite (NI ELVIS)
wwei
4
2019-08-12
標(biāo)簽： NIELVIS III
-
Verilog_HDL_華為入門教程
leroy
2745
2019-03-19
標(biāo)簽： FAPG
-
通信原理基于創(chuàng)龍DSP+FPGA TMS320C665x，F(xiàn)PGA端基于Xilinx Artix-7處理器簡介
Tronlong
3417
2019-01-29
標(biāo)簽： DSP+FPGA創(chuàng)龍TMS320C665xXilinx Artix-7通信原理
-
gardner 位同步 fpga實(shí)現(xiàn)
maerzaizai
3224
2019-01-17
標(biāo)簽： Gardner算法FPGA位同步
-
基于TI KeyStone C66x多核定點(diǎn)/浮點(diǎn)DSP TMS320C6678 + Xilinx Kintex-7 FPGA的高性能信號處理器簡介
Tronlong
3173
2019-01-11
標(biāo)簽： TMS320C6678 + Xilinx Kintex-7TI KeyStone C66x高性能信號處理器簡介
-
基于創(chuàng)龍TMS320C6678 DSP+ Xilinx Kintex-7 FPGA工業(yè)核心板簡介
Tronlong
2582
2019-01-11
標(biāo)簽： TMS320C6678 DSP+ Xilinx Kintex-7 FPGA工業(yè)核心板
-
Digital Design with RTL Design, VHDL, and Verilog Solution Manual
shishu8385
2512
2019-01-02
標(biāo)簽： FPGA
-
fpga 時序約束 IO DELAY簡介
woshilanglong
5932
2018-12-16
標(biāo)簽： FPGA
-
Xilinx PCIe-dma ip核官方教程
sxw9511
2767
2018-10-21
標(biāo)簽： 數(shù)據(jù)手冊
-
賽靈思AI引擎及其應(yīng)用
yangh
10
2018-10-18
標(biāo)簽： Xilinx5GAI
-
使用賽靈思 Alveo 加速器卡 加速 DNN
yangh
4
2018-10-18
標(biāo)簽： XilinFPGADNN加速卡
-
Versal首款自適應(yīng)加速平臺ACAP
yangh
3
2018-10-18
標(biāo)簽： XilinxFPGAACAPVersal
-
vivado DDR2參考代碼
骨折者說
5551
2018-08-13
標(biāo)簽： Vivadoverilog 編程DDR
-
基于Zynq-7000高速數(shù)據(jù)采集解決方案
Tronlong
6059
2018-06-07
標(biāo)簽： Zynq-7000高速數(shù)據(jù)采集
-
HLS
wangdongyang916
9920
2018-03-24
標(biāo)簽： FPGAVIVADO
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2