国产成人91色精品免费看片,伊人久久福利中文字幕,韩国一级永久免费观看网址

頭條

Microchip宣布對(duì)FPGA產(chǎn)品降價(jià)30%

Microchip宣布對(duì)FPGA產(chǎn)品降價(jià)30%

5月20日消息，據(jù)EEnews europe報(bào)道，芯片大廠Microchip已將其 Polarfire FPGA 和片上系統(tǒng) （SoC）的價(jià)格降大幅低了30%。

一個(gè)合格的FPGA工程師需要掌握哪些知識(shí)

一個(gè)合格的FPGA工程師需要掌握哪些知識(shí)？這里根據(jù)自己的一些心得總結(jié)一下，其他朋友可以補(bǔ)充啊。

發(fā)表于：10/15/2015

FPGA常犯錯(cuò)誤集錦

1) QuartusII對(duì)代碼進(jìn)行時(shí)序仿真時(shí)出現(xiàn)Error: Can't continue timing simulation because delay annotation information for design is missing.

發(fā)表于：10/15/2015

IBERT在FPGA中的應(yīng)用

摘要 IBERT即集成式比特誤碼率測(cè)試儀，是Xilinx專門用于具有高速串行接口的FPGA芯片的調(diào)試和交互式配置工具。文中介紹了IBTERT基本功能、實(shí)現(xiàn)原理，并結(jié)合實(shí)例闡述用IBTERT調(diào)試FPGA時(shí)的具體方法和調(diào)試步驟。關(guān)鍵詞誤碼率測(cè)試儀；高速串行接口；眼圖

發(fā)表于：10/15/2015

基于FPGA的LCD測(cè)試用信號(hào)發(fā)生器設(shè)計(jì)

摘要：在檢測(cè)液晶屏特性和質(zhì)量時(shí)，需要控制液晶屏顯示一些標(biāo)準(zhǔn)信號(hào)。已有的一些信號(hào)產(chǎn)生設(shè)備產(chǎn)生的是AV信號(hào)、VGA信號(hào)或YPhPr信號(hào)等模擬制式的信號(hào)。模擬制式的信號(hào)需要經(jīng)過圖形處理器(GPU)轉(zhuǎn)換成數(shù)字LVDS信號(hào)，然后輸入到液晶屏的掃描控制電路產(chǎn)生相應(yīng)圖像。這個(gè)過程不可避免的會(huì)使圖像信號(hào)產(chǎn)生一定程度的失真與損耗，影響圖像質(zhì)量。旨在設(shè)計(jì)一種新型信號(hào)發(fā)生器，該發(fā)生器產(chǎn)生的數(shù)字圖像信號(hào)轉(zhuǎn)換成數(shù)字LVDS信號(hào)后，直接輸入液晶屏，以避免信號(hào)傳輸過程產(chǎn)生的失真與損耗。關(guān)鍵詞：液晶顯示；信號(hào)發(fā)生器；FPGA；LVDS

發(fā)表于：10/15/2015

基于FPGA的UART設(shè)計(jì)

摘要：UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成在FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA的UART的實(shí)現(xiàn)方法，具體描述了發(fā)送、接收等模塊的設(shè)計(jì)，恰當(dāng)使用了有限狀態(tài)機(jī)，實(shí)現(xiàn)了FPGA片上UART的設(shè)計(jì)，給出了仿真結(jié)果。

發(fā)表于：10/15/2015

FPGA和Nios II軟核的SD卡文件系統(tǒng)實(shí)現(xiàn)方法

摘要：利用Cyclone II系列FPGA構(gòu)建了一種用于SD卡讀寫的SPI控制器，并在其上實(shí)現(xiàn)了一個(gè)基于Nios II軟核處理器的嵌入式文件系統(tǒng)。此文件系統(tǒng)是通過在Nios II EDS開發(fā)平臺(tái)上移植znFAT32文件系統(tǒng)實(shí)現(xiàn)的。

發(fā)表于：10/15/2015

10G以太網(wǎng)光接口的FPGA實(shí)現(xiàn)

隨著人們對(duì)通信信息的充裕性、及時(shí)性和便捷性的要求越來越高，能夠隨時(shí)隨地、方便而及時(shí)地獲取所需信息，變得越來越重要。2002年，IEEE通過了10 Gb/s速率的以太網(wǎng)標(biāo)準(zhǔn)——IEEE 802.3ae[1]。10G以太網(wǎng)作為傳統(tǒng)以太網(wǎng)技術(shù)的一次較大的升級(jí)，在原有的千兆以太技術(shù)的基礎(chǔ)上將傳輸速率提高了10倍，以滿足人們對(duì)移動(dòng)通信業(yè)務(wù)的要求。

發(fā)表于：10/15/2015

基于FPGA的心音信號(hào)采集系統(tǒng)設(shè)計(jì)

目前，心血管疾病的診斷主要分為無創(chuàng)診斷和有創(chuàng)診斷法兩種。其中，無創(chuàng)診斷包括心電圖、動(dòng)態(tài)心電圖和心音圖、超聲心動(dòng)圖以及現(xiàn)代醫(yī)學(xué)成像技術(shù)[1];有創(chuàng)診斷主要指動(dòng)脈造影技術(shù)，但是會(huì)帶來并發(fā)癥。非常嚴(yán)重的心血管疾病并不能夠通過心電圖做出正確診斷，而早期的心臟病變會(huì)引起心音信號(hào)成分的變化，通過心音圖分析心音成分以及雜音，能對(duì)早期心血管疾病做出正確診斷。心音信號(hào)是一種非常微弱的隨機(jī)信號(hào)，在采集過程中不可避免地引入了噪聲。韋哲等人設(shè)計(jì)了基于聲卡的心音信號(hào)采集與處理系統(tǒng)[2]，該系統(tǒng)充分利用了計(jì)算機(jī)資源，但是電腦本身存在較大噪聲，采集到的信號(hào)信噪比較低。童英華設(shè)計(jì)了基于單片機(jī)的心音、脈搏信號(hào)采集系統(tǒng)[3]，但是單片機(jī)存在傳輸速率低的問題。本文設(shè)計(jì)了基于FPGA的心音采集系統(tǒng)，該系統(tǒng)采集到的心音信噪比較高，適宜后續(xù)研究。

發(fā)表于：10/15/2015

基于FPGA的多功能LCD顯示控制器設(shè)計(jì)

摘要：通過對(duì)LCD1602／LCD12864顯示模塊控制時(shí)序和指令集的對(duì)比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設(shè)計(jì)，所設(shè)計(jì)的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數(shù)配置便可以驅(qū)動(dòng)LCD1602／LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時(shí)顯示，并且該多功能LCD控制器的可行性也在CycloneⅡ系列的EP2C5T144C8 FPGA芯片上得到了很好的驗(yàn)證。

發(fā)表于：10/15/2015

基于FPGA的高速AD轉(zhuǎn)換

摘要：在雷達(dá)設(shè)計(jì)中，需要對(duì)接收到的信號(hào)首先進(jìn)行模數(shù)轉(zhuǎn)換，其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運(yùn)算的準(zhǔn)確性，最終影響雷達(dá)測(cè)量精度。介紹了一種基于FPGA，利用芯片ADS7890實(shí)現(xiàn)一種快速14位串行AD轉(zhuǎn)換，對(duì)系統(tǒng)的軟件和硬件做了說明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接，軟件部分利用Quartus II 8．0編程。

發(fā)表于：10/15/2015